¿Cómo impulsa SerDes de 224G la transición hacia las redes ópticas de 1.6T?

Al duplicar la tasa de señal eléctrica de un solo canal de 100 Gbps a 200 Gbps, la interfaz eléctrica de 8 canales permite que el ancho de banda del sistema salte directamente de 800G a 1.6T sin aumentar el número de canales físicos. Sin embargo, esta duplicación de la tasa también provoca una reacción en cadena, imponiendo requisitos de ingeniería extremadamente estrictos sobre la integridad de la señal, la ecualización y los algoritmos de procesamiento de señales, la tecnología de encapsulado de chips, el consumo energético total y la gestión térmica.

Este artículo analizará cómo ha evolucionado la tecnología SerDes de 112G a 224G. Examinará las compensaciones de diseño y los desafíos de implementación de la arquitectura de interfaz eléctrica 8x200 Gbps que sustenta 1.6T, y ofrecerá un análisis detallado de las estrategias de implementación de los módulos ópticos 1.6T DR8 y 2xFR4.

Descripción general de SerDes 224G: ¿Qué es SerDes 224G?

SerDes (Serializer/Deserializer) es una tecnología de interfaz de alta velocidad y bajo nivel. Su tarea principal es convertir datos paralelos de baja velocidad en señales serie de alta velocidad dentro de dispositivos como chips ASIC y, posteriormente, restaurarlos a datos paralelos en el extremo receptor. Mediante esta conversión de serie a paralelo, los dispositivos de alta velocidad, como switches, tarjetas de interfaz de red (NIC) y módulos ópticos, pueden admitir un alto rendimiento de datos masivos a alta frecuencia sin añadir indiscriminadamente pines físicos ni cableado.

La industria lo denomina "224G SerDes", y es una interfaz eléctrica de alta velocidad diseñada para la modulación de señales PAM4 de nivel 224G. Es importante aclarar un malentendido común: "224G" hace referencia a un nivel generacional de velocidad de señal física, pero la carga útil neta efectiva transportada por un solo canal no es exactamente de 224 Gbps. Tomemos como ejemplo la interfaz 1.6TAUI-8. Esta está definida en la especificación OSFP MSA, y la capa subyacente utiliza una señal 224G-PAM4 de 106.25 GBd. La velocidad de transmisión efectiva de un solo canal es de 200 Gbps.

¿Cómo puede un SerDes de 224G admitir una red de 1.6T?

El cambio de SerDes de 112G a 224G reestructura esencialmente la lógica de expansión de la evolución de la interfaz eléctrica hacia 1.6T. Anteriormente, aumentar el ancho de banda total dependía principalmente de "añadir canales físicos", mientras que SerDes de 224G duplica directamente la capacidad de transporte de datos de una señal eléctrica de un solo canal de 100 Gbps a 200 Gbps.

El cambio arquitectónico central es muy directo: canal único 100 Gbps → 200 Gbps de un solo canal.

¿Por qué la arquitectura PAM4 de 8×200 Gbps es más escalable?

En la era de 800G, una arquitectura de 8×100 Gbps era suficiente para satisfacer los requisitos de ancho de banda agregado. Si 1.6T sigue utilizando la solución de canal único de 100 Gbps de 112G-PAM4, habría que ampliar todo el sistema a 16 interfaces eléctricas.

Duplicar el número de canales significa que hay muchos más trazados físicos de alta velocidad entre el chip ASIC del conmutador y el módulo óptico. Esto reduce considerablemente el espacio para el enrutamiento de la PCB y dificulta mucho más el encapsulado del chip, el tamaño del conector y la integración general.

Para las interfaces de host OSFP que aún utilizan un diseño de 8 canales, la especificación 1.6TAUI-8 proporciona una ruta de evolución fluida sin aumentar el número de canales—al superar directamente el umbral de ancho de banda de 1.6T, manteniendo al mismo tiempo la densidad física de 8 canales.

¿Cómo logra 8×200 Gbps PAM4 alcanzar 1.6T?

El modo 1.6TAUI-8 definido por OSFP MSA utiliza 8 pares de canales eléctricos diferenciales, basado en 106.25 GBd de modulación de señal 224G-PAM4. Cada canal tiene una tasa nominal de 200 Gbps, y 8 canales en paralelo proporcionan un ancho de banda total de 1.6 Tbps: 8 × 200 Gb/s = 1.6 Tb/s 

A nivel de la interfaz del host, OSFP MSA ha planificado combinaciones flexibles de asignación de PMD, incluidas 1×1.6T, 2×800G, 4×400G y 8×200G. Cabe señalar que estas son definiciones de asignación a nivel de especificación; el modo específico de descarga o conexión directa compatible con el dispositivo en una implementación real depende del ASIC del switch, la solución del módulo óptico, el protocolo de comunicación subyacente y la implementación específica del firmware.

El cambio a SerDes de 224G transformó por completo el paradigma de escalado de las interconexiones 1.6T: en lugar de duplicar el número de canales físicos de alta velocidad, se duplica directamente el ancho de banda de cada canal.

Beneficios principales y desafíos de ingeniería de SerDes de 224G

Los beneficios arquitectónicos de pasar de SerDes de 112G a 224G son evidentes, pero duplicar la velocidad en baudios también incrementa considerablemente los desafíos de ingeniería. El valor práctico de 224G debe evaluarse objetivamente, equilibrando los beneficios tecnológicos con los desafíos de ingeniería.

Mayor densidad de ancho de banda

Con el aumento de la velocidad de la señal eléctrica de un solo canal de 100 Gbps a 200 Gbps, el ancho de banda agregado se duplica mientras se mantiene la interfaz eléctrica estándar de 8 canales. Su valor principal no reside en añadir más puertos físicos, sino en aumentar drásticamente la densidad de ancho de banda por unidad de espacio. Esto es especialmente crucial para las plataformas informáticas de IA con limitaciones de espacio—dentro de un tamaño de encapsulado de chip determinado, del espacio del panel frontal del switch y del volumen limitado del chasis, una sola interfaz debe gestionar una mayor densidad de rendimiento de tráfico.

La mitad de canales, pero una dificultad de diseño eléctrico considerablemente mayor

En comparación con el ancho de banda equivalente logrado mediante 16×100G, la arquitectura de 8×200G requiere la mitad de canales físicos, lo que reduce la congestión de la PCB y la presión sobre el encapsulado causada por la acumulación de trazas. Sin embargo, la contrapartida es que la tolerancia de ingeniería de un solo canal eléctrico se reduce al extremo. La tasa de baudios ha aumentado considerablemente, y esto tiene un efecto muy negativo en la atenuación de alta frecuencia. Factores como la pérdida de inserción, la reflexión de la señal, la diafonía entre canales, los efectos parásitos de las vías, la deformación mecánica de los conectores y la pérdida dieléctrica de la PCB pueden amenazar directamente la integridad de la señal. El estándar OIF CEI-224G, que especifica varias distancias de interconexión, como chip a módulo (C2M), enfatiza la colaboración multicapa—la arquitectura SerDes, las trazas de alta frecuencia, la selección de conectores y el encapsulado del chip deben perfeccionarse como un proceso de ingeniería a nivel de sistema.

Desafíos del consumo energético por bit y la disipación de calor

Básicamente, si puede duplicar la tasa de un solo canal, debería poder reducir la potencia por bit (pJ/bit), porque obtendrá el doble de ancho de banda con menos canales físicos. Pero esto no significa automáticamente que el módulo óptico o todo el sistema consumirán menos energía. La cantidad de energía utilizada depende de la complejidad del front-end analógico SerDes y de los algoritmos DSP, de la eficiencia de los componentes ópticos y del coste de la compensación de pérdida del enlace. Los desafíos de disipación térmica asociados con el alto consumo de energía también son una preocupación importante. Con el aumento drástico de la densidad térmica por unidad de volumen, la disipación térmica pasiva solo desde la carcasa del módulo óptico es insuficiente; el diseño del disipador del módulo, la optimización del flujo de aire del chasis del switch y la capacidad general de disipación térmica del sistema deben considerarse en conjunto.

La integridad de la señal, los algoritmos de ecualización y la FEC están interrelacionados. La velocidad de la señal eléctrica se duplica, lo que reduce directamente el margen del diagrama de ojo, y las pérdidas de alta frecuencia distorsionan gravemente la señal PAM4, que originalmente era clara. Para compensar las deficiencias del canal, los sistemas 224G deben depender de algoritmos de ecualización más agresivos y de capacidades de reparación de señales mediante DSP tanto en los extremos del transmisor (Tx) como del receptor (Rx); en las capas de protocolo y enlace, también se necesita un mecanismo de corrección de errores hacia adelante (FEC) más robusto para garantizar la tasa de error de bit objetivo. El grupo de trabajo de estándares IEEE P802.3dj está definiendo actualmente las especificaciones de 200G, 400G, 800G y 1.6T, con un enfoque central en una interfaz eléctrica de 200 Gbps por canal. Esto demuestra que SerDes 224G es más que un simple reemplazo de un chip de interfaz; es una actualización completa que incluye SerDes, enrutamiento de PCB, conectores, DSP, FEC, encapsulado óptico y diseño térmico.

Implementación de SerDes de 224G en módulos ópticos de 1.6T

Asignar SerDes de nivel 224G a una arquitectura específica de módulo óptico 1.6T revela con mayor claridad su valor de ingeniería. En la implementación real, aunque los sistemas subyacentes se basan todos en 8 interfaces eléctricas 200G-PAM4 para funcionar con un ancho de banda agregado completo de 1.6T, existe una clara divergencia en la ruta de implementación del lado óptico: DR8 se basa en tecnología de fibra paralela, mientras que 2×FR4 adopta una arquitectura de multiplexación por división de longitud de onda (CWDM) de doble ruta y 4 canales.

1.6T DR8 (Solución monomodo paralelo): Utiliza un paquete OSFP de doble puerto (2×800G) y, en su interior, hay dos enlaces ópticos paralelos independientes de 4 canales, de 200G-PAM4 cada uno, con una interfaz Dual MPO-12/APC para cada enlace. Esto admite un alcance de transmisión de hasta 500 metros sobre fibra monomodo. Esta arquitectura elimina la pérdida de inserción y la complejidad de ensamblaje de los componentes de multiplexación por división de longitud de onda (WDM), lo que la hace perfecta para conexiones directas troncales de alta densidad y gran ancho de banda a corta distancia dentro de los centros de datos.

1.6T 2×FR4 (Solución de multiplexación por división de longitud de onda gruesa): También basándose en interfaces eléctricas de 8×200G para proporcionar un ancho de banda total de 1.6 Tbps, el lado óptico consta de dos subenlaces FR4 de 4 canales. Cada subenlace multiplexa cuatro señales ópticas 200G-PAM4 en una cuadrícula de longitudes de onda CWDM4 con una ventana de 1310nm, transmitiendo y recibiendo mediante una interfaz estándar Duplex LC (Dual Duplex LC/UPC), logrando una transmisión estable a través de fibra monomodo de hasta 2 kilómetros. En comparación con las soluciones paralelas de múltiples fibras, reduce significativamente el consumo de recursos de núcleos de fibra en escenarios de media a larga distancia o entre centros de datos.

Estos dos diseños típicos muestran que la misma tecnología de interfaz eléctrica monocanal 200G puede usarse de diferentes maneras para crear distintos esquemas de implementación óptica: DR8 usa paralelismo multifibra para soportar interconexión de corta distancia y alta densidad dentro de centros de datos, mientras que 2×FR4 supera los cuellos de botella de distancia y reduce el uso de núcleos de fibra mediante multiplexación por división de longitud de onda. Al planificar la red, hay algunas cosas que tener en cuenta, como los activos específicos de cableado de conductos, los planes de división de puertos y los detalles de parámetros en la ficha técnica del producto.

Conclusión

224G SerDes está estableciendo el paradigma eléctrico subyacente para redes de alta velocidad de 1.6T—su importancia principal radica en mantener los límites físicos del sistema de interfaces eléctricas de 8 canales mediante un salto de velocidad de 200G por canal. Sin embargo, traducir esta ventaja arquitectónica en potencia informática de servicio fiable requiere un enfoque de ingeniería colaborativo en toda la cadena, que abarque el front-end analógico de SerDes, la integridad del canal, conectores de alta densidad, algoritmos DSP/FEC, empaquetado avanzado y disipación térmica del sistema.

Para abordar diversas necesidades de implementación de potencia de computación, QSFPTEK ha lanzado soluciones de módulos ópticos 1.6T que cubren diferentes topologías ópticas. Al ofrecer configuraciones diversas que equilibran el alcance de transmisión, la sobrecarga de fibra y la densidad de empaquetado, QSFPTEK tiene como objetivo ayudar a los equipos de arquitectura de red a construir sin problemas una base de interconexión óptica altamente resiliente para clústeres de computación de IA de próxima generación, al tiempo que protege las inversiones en infraestructura existentes.