コパッケージドオプティクス（CPO）とは？技術概要と今後の市場動向

共同パッケージ型光モジュール（CPO）の登場により、データセンターや高性能ネットワークの運用方法が徐々に変化しています。CPOは、帯域幅密度、エネルギー消費、将来の拡張性という、避けて通れないいくつかの課題に対処します。光学部品と電子部品を直接一体化してパッケージングすると同時に電気リンク長を短縮することで、相互接続の帯域幅とエネルギー効率を向上させます。データセンターのトラフィックが急増する中、特に人工知能とハイパフォーマンスコンピューティングへの需要が増大し続けていることを踏まえると、この設計はますます重要になっています。

従来のプラガブル光モジュールと比較して、CPOは高いデータレートでより大きな優位性を示します。従来、モジュール速度を向上させると、必然的に消費電力も増加していました。しかし、CPOソリューションは消費電力を削減し—初期テストでは30%～50%の削減が確認されています。チップ・オン・パッケージ（CoP）技術と3D-ICパッケージングの進歩と相まって、光学部品とシリコンウェハーの統合がさらに緊密になり、信号減衰とエネルギー損失が大幅に低減されています。

データレートが上回るにつれて 800G さらには1.6Tのしきい値においても、CPOは将来のネットワークに向けた明確な進化の道筋を提供します。メーカーや研究機関の参入が増加し—特にAIアプリケーションにおける探究が深化する中—CPOは効率と容量の両面で飛躍的な進歩を遂げ、それによってネットワークインフラに大きな変革をもたらすことが広く期待されています。

コパッケージドオプティクス (CPO) 技術とは何ですか？

共同パッケージ型光学（CPO）モジュールは、異種コンポーネントをまとめてパッケージ化する統合的なアプローチを採用しています。光学モジュールとシリコンチップを単一の基板上に配置することで、CPOモジュールは次世代ネットワークにおける帯域幅、消費電力、コストの課題に直接対応します。CPO技術は、光ファイバー、デジタル信号処理（DSP）、特定用途向け集積回路（ASIC）設計、高度なパッケージングおよびテストプロセスを組み合わせています。CPOは、データセンターを水平方向と垂直方向の両方に拡張するうえで、明確なメリットをもたらします。

従来のプラガブル光モジュールでは、特定用途向け集積回路（ASIC）からの信号伝送中に生じる損失を補償するために、消費電力の大きいデジタル信号プロセッサ（DSP）がよく使用されます。SerDes技術が212 Gbps PAM-4以上へと進化するにつれて、こうした損失は増大し、DSPへの依存度がさらに高まります。Linear Regenerative Optical（LRO）またはLinear Pluggable Optical（LPO）モジュールはDSPの排除を目指していますが、依然として相互接続損失の影響を受けやすいという課題があります。これに対し、Co-Packaged Optical（CPO）モジュールは、光モジュールをASICと同じ基板インターフェース上に直接統合します。これにより、集積度が向上し、伝送経路の損失が最小限に抑えられ、消費電力をより最適な範囲内に維持できます。

コパッケージ光コンポーネントの利点

消費電力の面では、CPOの性能は複数のメーカーによって実証されています。BroadcomとCiscoの初期ソリューションでは30%～50%の省電力を実現し、相互接続のエネルギー効率は1 pJ/bit未満に達しました。Ayar Labsはこれをさらに進化させ、5 pJ/bit未満の消費で双方向16 Tbpsのスループットを実現しました。主な省エネルギー方法は次のとおりです：

ロスレス銅線ケーブル

従来のプラガブル光モジュールでは、信号がASICチップから銅線リンクを通ってフロントパネルまで伝わる必要があり—これは長く、エネルギーを多く消費するプロセスです。CPO設計では、アクティブコンポーネントと光トランシーバーを同じ基板上に実装し、マザーボード上の銅配線によって生じるすべての損失と歪みを排除します。

DSPへの依存度の低減

25G/channelを超えるアーキテクチャでは、信号損失や歪みを補償するために、プラガブル光モジュールにDSPリタイマーがほぼ不可欠です。しかし、DSP自体がシステムの消費電力を25% to 30%増加させます。CPOはチップと光学部品を統合し、銅線配線による損失を大幅に低減します。これにより、設計者はDSPの使用を減らし、電力とコストを節約できます。

レーザー集積方法

レーザーの配置には2つのアプローチがあります。一般的な方法では外部レーザーを使用し、光ファイバーを介してCPOに光を供給しますが、多くの場合、30%から50%の光パワー損失が生じます。もう一つの方法は、レーザーをチップ上に直接集積するものです。熱管理と信頼性が確保されれば、この設計はより優れた結合効率を実現します。

高帯域幅と低遅延

CPOsは、帯域幅とレイテンシーの面でも大きな利点をもたらします。冗長なDSPsと長い銅配線を排除することで、より直接的でクリーンな信号伝送が可能になります。DSPsなどの追加コンポーネントや銅配線の寄生成分によって生じる遅延は、CPOアーキテクチャではほぼ存在しません。

Co-packaged Opticsの応用

ネットワークアプリケーションにおけるCPO

CPOは現在、主にデータセンターのフロントエンドネットワークに導入され、サーバーを接続しています。その高帯域幅、低遅延、エネルギー効率により、次世代光Ethernet技術における最も有望なソリューションの1つとなっており、特にネットワークレベルのアプリケーションに適しています。

800G OSFPと800G CPOの比較

AI/ML向けOIOおよびハイパフォーマンスコンピューティング

業界では、人工知能と機械学習の計算需要により、新しいアーキテクチャの模索が進んでいます。OIO搭載AIバックエンドネットワーク。これは、将来のコンピューティングクラスターをサポートするための重要な方向性と見なされています。

従来のHPCシステムは、データ転送を制約する柔軟性のないリソース割り当てルールにより、性能を十分に活用できないという問題を抱えています。CPUとGPUの速度が向上する一方で、I/Oインフラストラクチャはその進歩に追いついていません。その結果、データ伝送の遅延、演算ユニットのアイドル状態、全体的な効率の低下が生じます。

AI/MLタスクの大規模化が進むにつれて、この矛盾は深刻化しています。解決策は、拡張性を備えた高速、低遅延、ロスレス伝送を実現できるネットワークアーキテクチャにあります—まさにこのような背景からOIOが登場しました。OIOには、既存のパフォーマンス上のボトルネックに変革をもたらす可能性があるとして、大きな期待が寄せられています。

HPCアーキテクチャの変革

ハイパフォーマンスコンピューティングの世界では、分解可能なアーキテクチャが従来の分離型モデルに徐々に取って代わりつつあります。新しいアプローチでは、コンピューターのメモリ、コンピューティング、ストレージの各部分を分離し、高度なOIO接続を通じて柔軟なグループにまとめます。これにより、リソースの使用方法を簡単に調整でき、従来の方法よりも柔軟かつ効率的になります。

コパッケージ光コンポーネントが直面する課題

サプライヤーロックインの問題

スイッチと光コンポーネントの両方が同じベンダーから提供される場合、事業者の選択肢は限られます。特定のエコシステムに多額の投資を行うと、他のサプライヤーの製品への切り替えが困難になります。これにより、コンポーネントのアップグレードや交換の柔軟性が低下し、長期的には依存につながる可能性があります。

保守性と信頼性

プラガブル光モジュールは高度にモジュール化されているため、非常に優れています。つまり、部品が故障しても簡単に交換できます。また、どのメーカーの製品とも交換可能です。しかし、CPOではそうはいきません。光コンポーネントが動作しなくなると、多くの場合、スイッチ全体を分解する必要があります。そのため、交換がはるかに困難になり、費用も高くなります。この問題に対処するため、一部の設計では、レーザーなどの高リスクコンポーネントを遠隔で交換可能な部品に組み込んでいます。また、メンテナンスを容易にするため、プラガブル光コネクタの採用も検討されています。

熱に関する課題

電子パッケージ内にフォトニックチップを組み込むと、熱干渉のリスクが高まる可能性があります。フォトニックチップ内のヒーターとレーザー光源が熱を発生させる一方で、電子チップからの熱エネルギーがフォトニック部へ流れ込みます。システムレベルの冷却設計と相まって、熱挙動は著しく複雑になります。そのため、チップレベルからシステムレベルまでの包括的な熱解析が必要です。

信号および電源インテグリティ

CPOシステムでは、安定した信号伝送と途切れのない電力供給の両方を確保するために、グローバル過渡シミュレーションが必要です。これには、電気回路とフォトニック回路間の結合を考慮するとともに、パッケージング段階でさまざまな電気インターコネクトによって生じる寄生効果を組み込むことが含まれます。

拡張性とエッジ帯域幅密度

CPOとOIOの主要な指標は、エッジ帯域幅密度—つまり、チップの周縁部に何本のファイバーを収容できるかです。ファイバーは通常、エッジ結合されます。ファイバーと導波路のサイズの違いは、ファンアウトの際に問題を引き起こします。基板のサイズを大きくすることなく、数千本のファイバーを基板上に配置することを想像してみてください—これはほぼ必ず限界に突き当たります。これを克服するため、業界ではV溝構造などの手法が提案されています。この構造では、接続時の損傷を防ぐためにファイバーを垂直に配置します。回折格子ベースのマイクロレンズなどの新しいアプローチも、現在活発に研究されています。

製造および試験の課題

実際の量産の実現は、コストと歩留まり率にかかっています。複数ベンダーのサプライチェーンのシナリオでは、一貫した品質と堅牢な試験プロセスを確保することが特に重要です。需要が拡大し、設備投資が増加するにつれて、これらの要件は今後も高まっていくでしょう。

CPOの未来を形作る市場動向

半導体業界では、現在一般的なアプローチとしてチップレット設計が採用されており、これはすべての機能を単一のシステムオンチップ（SoC）に統合する方式とは異なります。チップレット方式では、機能を複数の独立した小型チップに分割し、それぞれをパッケージ化して組み合わせ、連携して動作させることができます。この設計は、チップ設計の柔軟性を高め、従来のSoCからシステムインパッケージ（SiP）アーキテクチャへの移行を容易にします。チップレット技術は、CPO技術の普及を促進する重要な原動力となる可能性があります。これにより、同一パッケージ内で異なる技術を組み合わせることができます—たとえば、成熟したCMOSノードで構築された光I/Oチップレットと、最先端プロセスで製造されたASICを組み合わせることができます。この組み合わせにより、コストが削減され、歩留まりが向上し、エコシステム全体の適応性が高まります。

同時に、3D-IC技術は集積密度の新たな可能性を切り開いています。現在のCPO設計では通常、光チップと電気チップを低損失基板上に並べて配置しますが、次の論理的なステップはそれらを垂直に積層することです。3D-IC CPOアーキテクチャにより、OIOとASICコンポーネントを3次元で統合でき、超低消費電力かつ極めて高帯域幅のチップ間リンクを実現できます。この種のパッケージングによって、より大規模で複雑な設計が可能になりますが、新たな課題も生じます。より小さなスケールでは問題にならなかった新たな影響を捉えるため、エンジニアにはマルチフィジックスおよび電磁界シミュレーションがますます必要になっています。

一方、 プラガブルオプティクス すぐになくなることはありません。リニア駆動プラガブル光学（LPO）はCPOと並行して進化しており、DSPを取り除いて消費電力を削減するという同じ考え方を共有しています。CPOが光学部品と電子部品を驚くほどコンパクトな設置面積に収める一方、プラガブルも従来の大型フォームファクタに対処するため小型化が進んでいます。特にデータセンターが柔軟な導入オプションを求める中、この2つのアプローチは最終的に直接競合するのではなく、相互に補完し合う可能性があります。

それでも、CPOが概念実証段階を超えて市場から幅広い信頼を得るには、いくつかの条件を満たす必要があります。業界は、具体的なコスト削減と消費電力削減を伴う、堅牢なマルチベンダー型ビジネスモデルを実証しなければなりません。同様に重要なのは、標準化された光インターフェースや再利用可能なIPブロックなど、不足している要素を構築することです。これを単独で成し遂げられる企業はありません。進展には、サプライチェーン全体にわたる連携が不可欠です—EDAベンダー、チップ設計者、システムアーキテクト、パッケージング企業、試験装置プロバイダー、ファウンドリのすべてが足並みをそろえる必要があります。そのエコシステムの構築は決して容易ではありませんが、圧力は高まっています。AIと機械学習のワークロードによってネットワークとコンピューティングへの要求が未知の領域へ押し上げられる中、競争はすでに始まっています。