Bagaimanakah 224G SerDes Memacu Peralihan kepada Rangkaian Optik 1.6T?

Dengan menggandakan kadar isyarat elektrik saluran tunggal daripada 100 Gbps kepada 200 Gbps, antara muka elektrik 8 saluran membolehkan lebar jalur sistem meningkat secara langsung daripada 800G kepada 1.6T tanpa menambah bilangan saluran fizikal. Walau bagaimanapun, penggandaan kadar ini turut membawa rantaian kesan, yang mengenakan keperluan kejuruteraan yang amat ketat terhadap integriti isyarat, penyamaan dan algoritma pemprosesan isyarat, teknologi pembungkusan cip, penggunaan kuasa keseluruhan serta pengurusan haba.

Artikel ini akan melihat bagaimana teknologi SerDes telah berkembang daripada 112G kepada 224G. Ia akan melihat pertukaran reka bentuk dan cabaran pelaksanaan seni bina antara muka elektrik 8x200 Gbps di sebalik 1.6T serta menyediakan pemeriksaan terperinci terhadap strategi pelaksanaan untuk modul optik 1.6T DR8 dan 2xFR4.

Gambaran Keseluruhan 224G SerDes: Apakah 224G SerDes?

SerDes (Serializer/Deserializer) ialah teknologi antara muka berkelajuan tinggi tahap rendah. Tugas terasnya adalah menukar data selari berkelajuan rendah kepada isyarat bersiri berkelajuan tinggi dalam peranti seperti cip ASIC, kemudian memulihkannya kepada data selari di hujung penerima. Melalui penukaran bersiri-ke-selari ini, peranti berkelajuan tinggi seperti suis, kad antara muka rangkaian (NIC), dan modul optik boleh menyokong daya pemprosesan frekuensi tinggi bagi jumlah data yang sangat besar tanpa menambah pin fizikal dan pendawaian secara membuta tuli.

Industri memanggil ini "224G SerDes", dan ia merupakan antara muka elektrik berkelajuan tinggi yang direka untuk modulasi isyarat PAM4 tahap 224G. Penting untuk menjelaskan satu salah faham yang biasa: "224G" merujuk kepada tahap generasi kadar isyarat fizikal, tetapi muatan berkesan bersih yang dibawa oleh satu saluran tidak tepat 224 Gbps. Ambil antara muka 1.6TAUI-8 sebagai contoh. Ini ditakrifkan dalam spesifikasi OSFP MSA, dan lapisan asas menggunakan isyarat 106.25 GBd 224G-PAM4. Kadar penghantaran satu saluran yang berkesan ialah 200 Gbps.

Bagaimanakah SerDes 224G Menyokong Rangkaian 1.6T?

Peralihan daripada 112G kepada 224G SerDes pada dasarnya menyusun semula logik pengembangan evolusi antara muka elektrik ke arah 1.6T. Sebelum ini, peningkatan jumlah lebar jalur terutamanya bergantung pada "penambahan saluran fizikal," manakala 224G SerDes secara langsung menggandakan kapasiti pembawaan data isyarat elektrik satu saluran daripada 100 Gbps kepada 200 Gbps.

Perubahan seni bina teras adalah sangat langsung: saluran tunggal 100 Gbps → saluran tunggal 200 Gbps.

Mengapakah seni bina PAM4 8×200 Gbps lebih boleh diskalakan?

Dalam era 800G, seni bina 8×100 Gbps mencukupi untuk memenuhi keperluan lebar jalur terkumpul. Jika 1.6T masih menggunakan penyelesaian 100 Gbps saluran tunggal 112G-PAM4, keseluruhan sistem perlu diperluas kepada 16 antara muka elektrik.

Menggandakan bilangan saluran bermakna lebih banyak jejak fizikal berkelajuan tinggi antara cip ASIC suis dengan modul optik. Hal ini mengurangkan ruang untuk penghalaan PCB dengan ketara dan menjadikan pembungkusan cip, saiz penyambung serta penyepaduan keseluruhan jauh lebih sukar.

Untuk antara muka hos OSFP yang masih menggunakan reka bentuk 8 saluran, spesifikasi 1.6TAUI-8 menyediakan laluan evolusi yang lancar tanpa meningkatkan bilangan saluran—melintasi ambang lebar jalur 1.6T secara langsung sambil mengekalkan ketumpatan fizikal 8 saluran.

Bagaimanakah 8×200 Gbps PAM4 mencapai 1.6T?

Mod 1.6TAUI-8 yang ditakrifkan oleh OSFP MSA menggunakan 8 pasangan saluran elektrik pembezaan, berdasarkan modulasi isyarat 224G-PAM4 pada 106.25 GBd. Setiap saluran mempunyai kadar terkadar 200 Gbps, dan 8 saluran secara selari menyediakan jumlah lebar jalur sebanyak 1.6 Tbps: 8 × 200 Gb/s = 1.6 Tb/s 

Pada peringkat antara muka hos, OSFP MSA telah merancang gabungan pemetaan PMD yang fleksibel, termasuk 1×1.6T, 2×800G, 4×400G dan 8×200G. Perlu diingat bahawa ini ialah takrif pemetaan pada peringkat spesifikasi; mod pemunggahan atau sambungan langsung tertentu yang disokong peranti dalam penggunaan sebenar bergantung pada ASIC suis, penyelesaian modul optik, protokol komunikasi asas dan pelaksanaan perisian tegar tertentu.

Peralihan kepada 224G SerDes telah mengubah sepenuhnya paradigma penskalaan sambungan antara 1.6T: bukannya menggandakan bilangan saluran fizikal berkelajuan tinggi, lebar jalur setiap saluran digandakan secara langsung.

Manfaat Teras dan Cabaran Kejuruteraan SerDes 224G

Manfaat seni bina daripada peralihan daripada SerDes 112G kepada 224G adalah jelas, tetapi penggandaan kadar baud juga meningkatkan cabaran kejuruteraan dengan ketara. Penilaian nilai praktikal 224G mesti dilakukan secara objektif, dengan mengimbangi manfaat teknologi dan cabaran kejuruteraan.

Ketumpatan Lebar Jalur Lebih Tinggi

Dengan kadar isyarat elektrik satu saluran meningkat daripada 100 Gbps kepada 200 Gbps, lebar jalur agregat berganda sambil mengekalkan antara muka elektrik 8 saluran standard. Nilai terasnya bukan terletak pada penambahan lebih banyak port fizikal, tetapi pada peningkatan ketumpatan lebar jalur secara mendadak bagi setiap unit ruang. Ini amat penting untuk platform pengkomputeran AI yang ruangnya terhad—dalam saiz pakej cip tertentu, ruang panel hadapan suis dan isipadu casis yang terhad, satu antara muka mesti mengendalikan ketumpatan daya pemprosesan trafik yang lebih tinggi.

Bilangan Saluran Dikurangkan Separuh, tetapi Kesukaran Reka Bentuk Elektrik Meningkat Secara Dramatik

Berbanding dengan lebar jalur setara yang dicapai melalui 16×100G, seni bina 8×200G memerlukan separuh saluran fizikal, mengurangkan kesesakan PCB dan tekanan pembungkusan yang disebabkan oleh penindanan jejak. Walau bagaimanapun, komprominya ialah toleransi kejuruteraan bagi satu saluran elektrik dimampatkan ke tahap melampau. Terdapat peningkatan besar dalam kadar baud, dan ini mempunyai kesan yang sangat negatif terhadap pelemahan frekuensi tinggi. Perkara seperti kehilangan sisipan, pantulan isyarat, cakap silang antara saluran, kesan parasit via, ubah bentuk mekanikal penyambung, dan kehilangan dielektrik PCB semuanya boleh mengancam integriti isyarat secara langsung. Standard OIF CEI-224G, yang menentukan pelbagai jarak saling sambung seperti cip-ke-modul (C2M), menekankan kerjasama berbilang lapisan—seni bina SerDes, jejak frekuensi tinggi, pemilihan penyambung, dan pembungkusan cip mesti diperhalusi sebagai proses kejuruteraan peringkat sistem.

Cabaran Kuasa Setiap Bit dan Pelesapan Haba

Pada asasnya, jika anda boleh menggandakan kadar saluran tunggal, anda sepatutnya dapat mengurangkan kuasa per bit (pJ/bit), kerana anda akan mendapat lebar jalur dua kali ganda dengan saluran fizikal yang lebih sedikit. Tetapi ini tidak secara automatik bermakna bahawa modul optik atau keseluruhan sistem akan menggunakan kurang kuasa. Jumlah kuasa yang digunakan bergantung pada kerumitan bahagian hadapan analog SerDes dan algoritma DSP, kecekapan komponen optik serta kos pampasan kehilangan pautan. Cabaran pelesapan haba yang datang bersama penggunaan kuasa tinggi juga merupakan kebimbangan besar. Dengan ketumpatan haba per unit isipadu meningkat secara mendadak, pelesapan haba pasif daripada bekas modul optik sahaja tidak mencukupi; reka bentuk sink haba modul, pengoptimuman aliran udara casis suis dan kapasiti pelesapan haba keseluruhan sistem perlu dipertimbangkan bersama.

Integriti isyarat, algoritma penyamaan dan FEC saling berkait. Kadar isyarat elektrik meningkat dua kali ganda, yang secara langsung mengecilkan margin rajah mata, manakala kehilangan frekuensi tinggi memesongkan isyarat PAM4 dengan teruk, yang pada asalnya jelas. Untuk mengatasi gangguan saluran, sistem 224G mesti bergantung pada algoritma penyamaan yang lebih agresif dan keupayaan pembaikan isyarat DSP pada kedua-dua hujung pemancar (Tx) dan penerima (Rx); pada lapisan protokol dan pautan, mekanisme pembetulan ralat hadapan (FEC) yang lebih mantap juga diperlukan bagi memastikan kadar ralat bit sasaran. Kumpulan kerja piawaian IEEE P802.3dj kini sedang mentakrifkan spesifikasi 200G, 400G, 800G dan 1.6T, dengan tumpuan utama pada antara muka elektrik 200 Gbps satu saluran. Ini menunjukkan bahawa SerDes 224G bukan sekadar penggantian cip antara muka; ia merupakan naik taraf menyeluruh yang merangkumi SerDes, penghalaan PCB, penyambung, DSP, FEC, pembungkusan optik dan reka bentuk terma.

Pelaksanaan SerDes 224G dalam Modul Optik 1.6T

Pemetaan SerDes tahap 224G kepada seni bina modul optik 1.6T tertentu mendedahkan nilai kejuruteraannya dengan lebih jelas. Dalam penggunaan sebenar, walaupun sistem asas semuanya berasaskan 8 antara muka elektrik 200G-PAM4 untuk beroperasi pada lebar jalur agregat 1.6T penuh, terdapat perbezaan yang jelas dalam laluan pelaksanaan pada bahagian optik: DR8 bergantung pada teknologi gentian selari, manakala 2×FR4 menggunakan seni bina pemultipleksan pembahagian panjang gelombang 4 saluran dwi laluan (CWDM).

1.6T DR8 (Penyelesaian Mod Tunggal Selari): Ia menggunakan pakej OSFP dwilubang (2×800G), dan di dalamnya terdapat dua pautan optik selari 4 saluran 200G-PAM4 yang berasingan, setiap satunya bermula melalui antara muka Dual MPO-12/APC. Ini menyokong jarak penghantaran sehingga 500 meter melalui gentian mod tunggal. Seni bina ini menghapuskan kehilangan sisipan dan kerumitan pemasangan komponen pemultipleksan pembahagian panjang gelombang (WDM), menjadikannya sesuai untuk sambungan terus tulang belakang jarak dekat berjalur lebar tinggi dan berketumpatan tinggi dalam pusat data.

1.6T 2×FR4 (Penyelesaian Pemultipleksan Pembahagian Panjang Gelombang Kasar): Juga bergantung pada antara muka elektrik 8×200G untuk menyediakan jumlah lebar jalur 1.6 Tbps, bahagian optik terdiri daripada dua subpautan FR4 4 saluran. Setiap subpautan memultiplekskan empat isyarat optik 200G-PAM4 ke atas grid panjang gelombang CWDM4 dengan tetingkap 1310nm, menghantar dan menerima melalui antara muka Duplex LC (Dual Duplex LC/UPC) standard, mencapai penghantaran stabil melalui gentian mod tunggal sehingga 2 kilometer. Berbanding dengan penyelesaian selari berbilang gentian, ia mengurangkan penggunaan sumber teras gentian dengan ketara dalam senario jarak sederhana hingga jauh atau merentas pusat data.

Kedua-dua reka bentuk tipikal ini menunjukkan bahawa teknologi antara muka elektrik saluran tunggal 200G yang sama boleh digunakan dengan cara yang berbeza untuk menghasilkan skema pelaksanaan optik yang berbeza: DR8 menggunakan paralelisme berbilang gentian untuk menyokong sambungan berketumpatan tinggi jarak pendek dalam pusat data, manakala 2×FR4 mengatasi kekangan jarak dan mengurangkan penggunaan teras gentian melalui pemultipleksan pembahagian panjang gelombang. Semasa merancang rangkaian, terdapat beberapa perkara yang perlu diambil kira, seperti aset pengkabelan konduit khusus, pelan pembahagian port dan butiran parameter dalam helaian data produk.

Kesimpulan

SerDes 224G sedang membentuk paradigma elektrik asas untuk rangkaian berkelajuan tinggi 1.6T—kepentingan terasnya terletak pada mengekalkan sempadan fizikal sistem bagi antara muka elektrik 8 saluran melalui lonjakan kelajuan 200G satu saluran. Walau bagaimanapun, menterjemahkan kelebihan seni bina ini kepada kuasa pengkomputeran perkhidmatan yang boleh dipercayai memerlukan pendekatan kejuruteraan kolaboratif merentasi keseluruhan rantaian, merangkumi hujung hadapan analog SerDes, integriti saluran, penyambung berketumpatan tinggi, algoritma DSP/FEC, pembungkusan termaju dan pelesapan haba sistem.

Untuk menangani keperluan penggunaan kuasa pengkomputeran yang pelbagai, QSFPTEK telah melancarkan penyelesaian modul optik 1.6T yang merangkumi topologi optik yang berbeza. Dengan menawarkan konfigurasi pelbagai yang mengimbangi jarak penghantaran, kos gentian, dan ketumpatan pembungkusan, QSFPTEK bertujuan membantu pasukan seni bina rangkaian membina asas saling sambung optik yang sangat berdaya tahan dengan lancar untuk kluster pengkomputeran AI generasi seterusnya sambil melindungi pelaburan infrastruktur sedia ada.