Как SerDes 224G способствует переходу к оптическим сетям 1.6T?

За счет удвоения скорости одноканального электрического сигнала со 100 Gbps до 200 Gbps 8-канальный электрический интерфейс позволяет системе напрямую перейти от пропускной способности 800G к 1.6T без увеличения числа физических каналов. Однако такое удвоение скорости также запускает цепную реакцию, предъявляя чрезвычайно строгие инженерные требования к целостности сигнала, алгоритмам эквализации и обработки сигналов, технологии корпусирования чипов, общему энергопотреблению и управлению тепловым режимом.

В этой статье рассматривается эволюция технологии SerDes от 112G до 224G. В ней анализируются компромиссы при проектировании и сложности реализации архитектуры электрического интерфейса 8x200 Gbps, лежащей в основе 1.6T, а также подробно изучаются стратегии реализации оптических модулей 1.6T DR8 и 2xFR4.

Обзор SerDes 224G: что такое SerDes 224G?

SerDes (Serializer/Deserializer) — это низкоуровневая технология высокоскоростного интерфейса. Её основная задача — преобразовывать низкоскоростные параллельные данные в высокоскоростные последовательные сигналы внутри таких устройств, как микросхемы ASIC, а затем восстанавливать их в параллельные данные на принимающей стороне. Благодаря такому преобразованию из последовательного формата в параллельный высокоскоростные устройства, такие как коммутаторы, сетевые интерфейсные карты (NIC) и оптические модули, могут обеспечивать высокую пропускную способность при передаче огромных объёмов данных без бесконтрольного увеличения числа физических контактов и проводников.

В отрасли это называют «224G SerDes» — высокоскоростной электрический интерфейс, предназначенный для модуляции сигнала PAM4 уровня 224G. Важно устранить распространённое заблуждение: «224G» обозначает поколение физической скорости передачи сигнала, но эффективная полезная нагрузка одного канала не составляет ровно 224 Gbps. Рассмотрим интерфейс 1.6TAUI-8. Он определён спецификацией OSFP MSA, а на нижележащем уровне использует сигнал 106.25 GBd 224G-PAM4. Эффективная скорость передачи одного канала составляет 200 Gbps.

Как SerDes 224G обеспечивает работу сети 1.6T?

Переход от 112G к 224G SerDes по сути перестраивает логику масштабирования электрического интерфейса на пути к 1.6T. Ранее увеличение общей пропускной способности в основном достигалось за счет «добавления физических каналов», тогда как 224G SerDes напрямую удваивает пропускную способность одного электрического сигнала с 100 Gbps до 200 Gbps.

Основное архитектурное изменение предельно просто: один канал 100 Gbps → одноканальные 200 Gbps.

Почему архитектура 8×200 Gbps PAM4 лучше масштабируется?

В эпоху 800G архитектуры 8×100 Гбит/с было достаточно для удовлетворения требований к суммарной пропускной способности. Если в 1.6T по-прежнему использовать одноканальное решение 100 Гбит/с на базе 112G-PAM4, всю систему пришлось бы расширить до 16 электрических интерфейсов.

Удвоение количества каналов означает, что между чипом ASIC коммутатора и оптическим модулем проходит гораздо больше высокоскоростных физических линий. Это значительно сокращает пространство для разводки печатной платы и существенно усложняет корпусирование чипа, выбор размера разъемов и общую интеграцию.

Для интерфейсов хоста OSFP, в которых по-прежнему используется 8-канальная архитектура, спецификация 1.6TAUI-8 обеспечивает плавный путь перехода без увеличения числа каналов—напрямую преодолевая порог пропускной способности 1.6T при сохранении физической плотности 8 каналов.

Как PAM4 со скоростью 8×200 Gbps обеспечивает 1.6T?

Режим 1.6TAUI-8, определенный OSFP MSA, использует 8 пар дифференциальных электрических каналов на основе модуляции сигнала 224G-PAM4 со скоростью 106.25 GBd. Номинальная скорость каждого канала составляет 200 Gbps, а 8 параллельных каналов обеспечивают общую пропускную способность 1.6 Tbps: 8 × 200 Gb/s = 1.6 Tb/s 

На уровне интерфейса хоста OSFP MSA предусматривает гибкие комбинации отображения PMD, включая 1×1.6T, 2×800G, 4×400G и 8×200G. Следует отметить, что это определения отображения на уровне спецификации; конкретный режим разгрузки или прямого подключения, поддерживаемый устройством при фактическом развертывании, зависит от ASIC коммутатора, решения с оптическими модулями, базового протокола связи и конкретной реализации прошивки.

Переход на SerDes 224G полностью изменил парадигму масштабирования соединений 1.6T: вместо удвоения числа высокоскоростных физических каналов пропускная способность каждого канала удваивается напрямую.

Основные преимущества и инженерные задачи SerDes 224G

Архитектурные преимущества перехода с 112G на 224G SerDes очевидны, однако удвоение скорости передачи символов также значительно усложняет инженерные задачи. Практическую ценность 224G следует оценивать объективно, сопоставляя технологические преимущества с инженерными сложностями.

Более высокая плотность пропускной способности

При увеличении скорости одноканального электрического сигнала со 100 Gbps до 200 Gbps суммарная пропускная способность удваивается при сохранении стандартного 8-канального электрического интерфейса. Его ключевое преимущество заключается не в добавлении физических портов, а в значительном увеличении плотности пропускной способности на единицу пространства. Это особенно важно для платформ вычислений ИИ с ограниченным пространством—при заданном размере корпуса микросхемы, ограниченной площади передней панели коммутатора и объёме шасси один интерфейс должен обеспечивать более высокую пропускную способность.

Вдвое меньше каналов, но значительно сложнее электротехническое проектирование

По сравнению с эквивалентной пропускной способностью, достигаемой за счет 16×100G, архитектура 8×200G требует вдвое меньше физических каналов, снижая загруженность печатной платы и нагрузку на корпусирование, вызванные наслоением дорожек. Однако за это приходится платить: инженерный запас по допускам для отдельного электрического канала становится предельно малым. Скорость передачи символов значительно выросла, что крайне негативно сказывается на высокочастотном затухании. Вносимые потери, отражение сигнала, перекрестные помехи между каналами, паразитные эффекты переходных отверстий, механическая деформация разъемов и диэлектрические потери печатной платы могут напрямую угрожать целостности сигнала. Стандарт OIF CEI-224G, определяющий различные расстояния межсоединений, например от кристалла до модуля (C2M), делает акцент на многоуровневом взаимодействии—Архитектура SerDes, высокочастотные дорожки, выбор разъемов и корпусирование микросхем должны совершенствоваться в рамках единого системного инженерного процесса.

Проблемы энергопотребления на бит и рассеивания тепла

В целом, если удвоить скорость одного канала, можно снизить энергопотребление на бит (pJ/bit),, поскольку при меньшем количестве физических каналов пропускная способность удвоится. Однако это не означает автоматически, что оптический модуль или вся система будут потреблять меньше энергии. Энергопотребление зависит от сложности аналогового входного тракта SerDes и алгоритмов DSP, эффективности оптических компонентов и затрат на компенсацию потерь в линии. Серьезную проблему также представляют сложности с отводом тепла при высоком энергопотреблении. При резком увеличении плотности тепловыделения на единицу объема пассивного охлаждения одного лишь корпуса оптического модуля недостаточно; необходимо совместно учитывать конструкцию радиатора модуля, оптимизацию воздушных потоков в корпусе коммутатора и общую способность системы отводить тепло.

Целостность сигнала, алгоритмы эквализации и FEC взаимосвязаны. Скорость электрического сигнала удваивается, что напрямую сокращает запас по глазковой диаграмме, а высокочастотные потери сильно искажают исходно четкий сигнал PAM4. Для компенсации ухудшений в канале системы 224G должны использовать более агрессивные алгоритмы эквализации и возможности DSP для восстановления сигнала как на передающей стороне (Tx), так и на принимающей стороне (Rx); на уровнях протокола и линии также необходим более надежный механизм прямой коррекции ошибок (FEC), чтобы обеспечить целевой уровень битовых ошибок. Рабочая группа IEEE P802.3dj в настоящее время разрабатывает спецификации 200G, 400G, 800G и 1.6T, уделяя основное внимание одноканальному электрическому интерфейсу 200 Gbps. Это показывает, что SerDes 224G — не просто замена микросхемы интерфейса, а комплексное обновление, охватывающее SerDes, трассировку PCB, разъемы, DSP, FEC, оптическую упаковку и термодизайн.

Реализация SerDes 224G в оптических модулях 1.6T

Сопоставление SerDes уровня 224G с конкретной архитектурой оптического модуля 1.6T позволяет нагляднее увидеть инженерную ценность. При фактическом развертывании, хотя в основе обеих систем лежат 8 электрических интерфейсов 200G-PAM4 для обеспечения суммарной пропускной способности 1.6T, в реализации оптической стороны есть явное различие: DR8 использует технологию параллельных волокон, а 2×FR4 — архитектуру мультиплексирования по длине волны с 4 каналами (CWDM) и двумя трактами.

1.6T DR8 (Параллельное решение для одномодового волокна): В устройстве используется корпус OSFP с двумя портами (2×800G), внутри которого находятся два независимых параллельных оптических канала 4 × 200G-PAM4, каждый из которых начинается с интерфейса Dual MPO-12/APC. Это обеспечивает передачу на расстояние до 500 метров по одномодовому волокну. Такая архитектура устраняет потери на вставке и сложность сборки компонентов мультиплексирования с разделением по длине волны (WDM), что делает её идеальной для прямых соединений высокоскоростной магистрали с высокой плотностью на короткие расстояния внутри центров обработки данных.

1.6T 2×FR4 (Решение с мультиплексированием с разделением по длине волны с широким шагом): Опираясь также на 8×200G электрических интерфейсов, обеспечивающих общую пропускную способность 1.6 Tbps, оптическая часть состоит из двух подканалов FR4 с четырьмя каналами каждый. Каждый подканал мультиплексирует четыре оптических сигнала 200G-PAM4 в сетку длин волн CWDM4 с окном 1310nm, передавая и принимая сигналы через стандартный дуплексный интерфейс LC (Dual Duplex LC/UPC), обеспечивающий стабильную передачу по одномодовому волокну на расстояние до 2 километров. По сравнению с многоволоконными параллельными решениями это значительно сокращает расход волоконных сердцевин при передаче на средние и большие расстояния или между центрами обработки данных.

Эти две типовые конструкции показывают, что одну и ту же технологию электрического интерфейса с одним каналом 200G можно использовать по-разному, создавая различные схемы оптической реализации: DR8 использует многоволоконную параллельную передачу для межсоединений высокой плотности на короткие расстояния внутри центров обработки данных, а 2×FR4 преодолевает ограничения по дальности и сокращает количество используемых волокон за счет мультиплексирования с разделением по длине волны. При планировании сети следует учитывать такие факторы, как имеющиеся кабельные трассы и каналы, схемы разветвления портов и параметры, указанные в техническом описании продукта.

Заключение

SerDes 224G задаёт базовую электрическую архитектуру для высокоскоростных сетей 1.6T—Его ключевое значение заключается в сохранении физических границ системы с 8-канальными электрическими интерфейсами при скачке скорости одного канала до 200G. Однако для превращения этого архитектурного преимущества в надёжные вычислительные мощности сервисов необходим совместный инженерный подход по всей цепочке: от аналогового фронтенда SerDes, целостности канала, разъёмов высокой плотности, алгоритмов DSP/FEC и передовой упаковки до отвода тепла от системы.

Для удовлетворения разнообразных потребностей в развертывании вычислительных мощностей компания QSFPTEK представила решения с оптическими модулями 1.6T для различных оптических топологий. Предлагая различные конфигурации, обеспечивающие баланс между дальностью передачи, расходом оптоволокна и плотностью размещения, QSFPTEK стремится помочь командам, отвечающим за сетевую архитектуру, плавно создать высокоустойчивую основу оптических соединений для кластеров ИИ-вычислений следующего поколения, сохранив при этом инвестиции в существующую инфраструктуру.