Wie treibt 224G SerDes den Übergang zu optischer 1,6T-Netzwerktechnik voran?

Durch die Verdopplung der elektrischen Signalrate eines einzelnen Kanals von 100 Gbit/s auf 200 Gbit/s ermöglicht die elektrische 8-Kanal-Schnittstelle, dass die Systembandbreite direkt von 800G auf 1,6T steigt, ohne die Anzahl der physischen Kanäle zu erhöhen. Diese Verdopplung der Rate löst jedoch auch eine Kettenreaktion aus und stellt äußerst strenge technische Anforderungen an Signalintegrität, Entzerrung und Signalverarbeitungsalgorithmen, Chip-Packaging-Technologie, den Gesamtstromverbrauch und das Wärmemanagement.

Dieser Artikel befasst sich mit der Entwicklung der SerDes-Technologie von 112G auf 224G. Er untersucht die Designabwägungen und Implementierungsherausforderungen der elektrischen 8x200-Gbps-Schnittstellenarchitektur hinter 1,6T und bietet eine detaillierte Untersuchung der Implementierungsstrategien für die optischen 1.6T-DR8- und 2xFR4-Module.

224G-SerDes-Übersicht: Was ist 224G SerDes?

SerDes (Serializer/Deserializer) ist eine hochgeschwindige Schnittstellentechnologie auf niedriger Ebene. Ihre Hauptaufgabe besteht darin, in Geräten wie ASIC-Chips Daten mit niedriger Geschwindigkeit in serielle Hochgeschwindigkeitssignale umzuwandeln und sie am Empfangsende wieder in parallele Daten zurückzuwandeln. Durch diese Serial-zu-Parallel-Umwandlung können Hochgeschwindigkeitsgeräte wie Switches, Netzwerkkarten (NICs) und optische Module einen Hochfrequenzdurchsatz großer Datenmengen unterstützen, ohne die Anzahl physischer Pins und Verdrahtungen unkontrolliert zu erhöhen.

Die Branche bezeichnet dies als "224G SerDes". Es handelt sich um eine elektrische Hochgeschwindigkeitsschnittstelle, die für eine PAM4-Signালmodulation auf 224G-Niveau ausgelegt ist. Es ist wichtig, ein häufiges Missverständnis auszuräumen: "224G" bezeichnet eine Generationsebene der physikalischen Signalrate, aber die effektive Nutzlast, die von einem einzelnen Kanal übertragen wird, beträgt nicht genau 224 Gbps. Nehmen wir beispielsweise die 1.6TAUI-8-Schnittstelle. Diese ist in der OSFP-MSA-Spezifikation definiert, und die zugrunde liegende Ebene verwendet ein 106.25-GBd-224G-PAM4-Signal. Die effektive Übertragungsrate eines einzelnen Kanals beträgt 200 Gbps.

Wie kann ein 224G-SerDes ein 1,6T-Netzwerk unterstützen?

Der Wechsel von 112G- zu 224G-SerDes strukturiert die Erweiterungslogik der Entwicklung elektrischer Schnittstellen hin zu 1.6T grundlegend neu. Zuvor beruhte die Erhöhung der Gesamtbandbreite hauptsächlich auf dem „Hinzufügen physischer Kanäle“, während 224G SerDes die Datenübertragungskapazität eines einkanaligen elektrischen Signals direkt von 100 Gbps auf 200 Gbps verdoppelt.

Die zentrale architektonische Änderung ist sehr direkt: einkanalig 100 Gbps → einkanalige 200 Gbps.

Warum ist die 8×200 Gbps PAM4-Architektur besser skalierbar?

Im 800G-Zeitalter reichte eine 8×100 Gbps-Architektur aus, um die Anforderungen an die aggregierte Bandbreite zu erfüllen. Wenn 1.6T weiterhin die einkanalige 100 Gbps-Lösung von 112G-PAM4 verwendet, müsste das gesamte System auf 16 elektrische Schnittstellen erweitert werden.

Eine Verdopplung der Kanalanzahl bedeutet deutlich mehr physische Hochgeschwindigkeitsleitungen zwischen dem Switch-ASIC-Chip und dem optischen Modul. Dadurch bleibt wesentlich weniger Platz für das Leiterbahn-Routing auf der Leiterplatte, und Chipgehäuse, Steckverbindergröße sowie die Integration insgesamt werden erheblich schwieriger.

Für OSFP-Hostschnittstellen, die weiterhin ein 8-Kanal-Design verwenden, bietet die 1.6TAUI-8-Spezifikation einen reibungslosen Evolutionspfad, ohne die Anzahl der Kanäle zu erhöhen—und überschreitet direkt die 1.6T-Bandbreitenschwelle bei gleichzeitiger Beibehaltung der physischen Dichte von 8 Kanälen.

Wie erreicht 8×200 Gbps PAM4 1,6T?

Der von OSFP MSA definierte 1.6TAUI-8-Modus verwendet 8 Paare differentieller elektrischer Kanäle und basiert auf einer Signalmodulation von 106.25 GBd mit 224G-PAM4. Jeder Kanal hat eine Nennrate von 200 Gbit/s, und 8 parallel geschaltete Kanäle bieten eine Gesamtbandbreite von 1.6 Tbps: 8 × 200 Gb/s = 1,6 Tb/s 

Auf Host-Schnittstellenebene hat OSFP MSA flexible PMD-Zuordnungskombinationen vorgesehen, darunter 1×1.6T, 2×800G, 4×400G und 8×200G. Es ist zu beachten, dass es sich hierbei um Zuordnungsdefinitionen auf Spezifikationsebene handelt. Der konkrete Offload- oder Direktverbindungsmodus, den das Gerät bei der tatsächlichen Bereitstellung unterstützt, hängt vom Switch-ASIC, der Lösung für optische Module, dem zugrunde liegenden Kommunikationsprotokoll und der konkreten Firmware-Implementierung ab.

Der Übergang zu 224G SerDes veränderte das Skalierungsparadigma von 1.6T-Verbindungen vollständig: Statt die Anzahl der physischen Hochgeschwindigkeitskanäle zu verdoppeln, wird die Bandbreite jedes Kanals direkt verdoppelt.

Kernvorteile und technische Herausforderungen von 224G SerDes

Die architektonischen Vorteile des Übergangs von 112G zu 224G SerDes liegen auf der Hand, doch die Verdopplung der Baudrate erhöht auch die technischen Herausforderungen erheblich. Der praktische Nutzen von 224G muss objektiv bewertet werden, wobei die technologischen Vorteile gegen die technischen Herausforderungen abzuwägen sind.

Höhere Bandbreitendichte

Da die elektrische Signalrate pro Kanal von 100 Gbps auf 200 Gbps steigt, verdoppelt sich die aggregierte Bandbreite bei gleichbleibender standardmäßiger elektrischer 8-Kanal-Schnittstelle. Der Kernwert liegt nicht im Hinzufügen weiterer physischer Ports, sondern in der drastischen Erhöhung der Bandbre||||ichte pro Raumeinheit. Dies ist besonders entscheidend für platzbeschränkte KI-Computing-Plattformen—innerhalb einer bestimmten Chipgehäusegröße, des Platzes auf der Switch-Frontblende und des begrenzten Gehäusevolumens muss eine einzelne Schnittstelle eine höhere Dichte des Datenverkehrsdurchsatzes verarbeiten.

Halbierte Kanalanzahl, aber dramatisch erhöhte Schwierigkeiten beim elektrischen Design

Im Vergleich zur entsprechenden Bandbreite, die durch 16×100G erreicht wird, benötigt die 8×200G-Architektur die Hälfte der physischen Kanäle und verringert dadurch die durch das Stapeln von Leiterbahnen verursachte Überlastung der Leiterplatte sowie den Verpackungsdruck. Der Nachteil besteht jedoch darin, dass die technische Toleranz eines einzelnen elektrischen Kanals auf ein Minimum reduziert wird. Die Baudrate ist stark gestiegen, was sich sehr negativ auf die Hochfrequenzdämpfung auswirkt. Dinge wie Einfügedämpfung, Signalreflexion, Übersprechen zwischen Kanälen, parasitäre Via-Effekte, mechanische Verformung von Steckverbindern und dielektrische Verluste der Leiterplatte können die Signalintegrität direkt gefährden. Der OIF-CEI-224G-Standard, der verschiedene Verbindungsentfernungen wie Chip-to-Module (C2M) spezifiziert, betont die Zusammenarbeit auf mehreren Ebenen—Die SerDes-Architektur, Hochfrequenzleiterbahnen, die Auswahl der Steckverbinder und das Chip-Packaging müssen als systemweiter Entwicklungsprozess optimiert werden.

Herausforderungen bei Leistung pro Bit und Wärmeableitung

Grundsätzlich gilt: Wenn Sie die Einkanalrate verdoppeln können, sollten Sie in der Lage sein, die Leistung pro Bit (pJ/bit), zu reduzieren, da Sie mit weniger physischen Kanälen die doppelte Bandbreite erhalten. Das bedeutet jedoch nicht automatisch, dass das optische Modul oder das gesamte System weniger Leistung verbraucht. Wie viel Leistung verbraucht wird, hängt davon ab, wie komplex die analoge SerDes-Frontend-Schaltung und die DSP-Algorithmen sind, wie effizient die optischen Komponenten arbeiten und wie viel die Kompensation von Leitungsverlusten kostet. Die Herausforderungen bei der Wärmeableitung, die mit einem hohen Stromverbrauch einhergehen, sind ebenfalls ein großes Problem. Da die Wärmedichte pro Volumeneinheit dramatisch zunimmt, reicht die passive Wärmeableitung allein über das Gehäuse des optischen Moduls nicht aus; das Design des Modul-Kühlkörpers, die Optimierung des Luftstroms im Switch-Gehäuse und die Wärmeableitungskapazität des Gesamtsystems müssen gemeinsam berücksichtigt werden.

Signalintegrität, Entzerrungsalgorithmen und FEC hängen alle zusammen. Die elektrische Signalrate wird verdoppelt, was die Augendiagramm-Marge direkt verringert, und Hochfrequenzverluste verzerren das ursprünglich klare PAM4-Signal stark. Um Kanalbeeinträchtigungen auszugleichen, müssen 224G-Systeme sowohl am Sender- (Tx) als auch am Empfängerende (Rx) auf aggressivere Entzerrungsalgorithmen und DSP-Signalreparaturfähigkeiten setzen; auf Protokoll- und Verbindungsschicht ist außerdem ein robusterer Forward-Error-Correction-(FEC)-Mechanismus erforderlich, um die Ziel-Bitfehlerrate sicherzustellen. Die IEEE P802.3dj-Standardarbeitsgruppe definiert derzeit 200G-, 400G-, 800G- und 1.6T-Spezifikationen, mit dem Kernfokus auf einer einkanaligen elektrischen 200-Gbps-Schnittstelle. Dies zeigt, dass 224G SerDes mehr ist als nur ein Ersatz für einen Schnittstellenchip; es ist ein vollständiges Upgrade, das SerDes, PCB-Routing, Steckverbinder, DSP, FEC, optisches Packaging und thermisches Design umfasst.

Implementierung von 224G-SerDes in optischen 1,6T-Modulen

Die Zuordnung von SerDes auf 224G-Niveau zu einer bestimmten Architektur für optische 1.6T-Module macht ihren technischen Wert deutlicher. Im tatsächlichen Einsatz basieren die zugrunde liegenden Systeme zwar alle auf 8 elektrischen 200G-PAM4-Schnittstellen, um die volle aggregierte Bandbreite von 1.6T zu erreichen, auf der optischen Seite gibt es jedoch eine klare Abweichung beim Implementierungsweg: DR8 setzt auf Parallelfasertechnologie, während 2×FR4 eine Dual-Path-Architektur mit 4-Kanal-Wellenlängenmultiplexing (CWDM) verwendet.

1.6T DR8 (Parallele Singlemode-Lösung): Es verwendet ein Twin-Port-(2×800G)-OSFP-Gehäuse. Im Inneren befinden sich zwei unabhängige parallele 4-Kanal-200G-PAM4-Optikverbindungen, wobei jede über eine Dual-MPO-12/APC-Schnittstelle gestartet wird. Dies unterstützt eine Übertragungsstrecke von bis zu 500 Metern über Singlemode-Fasern. Diese Architektur beseitigt die Einfügedämpfung und die Montagekomplexität von Komponenten zur Wellenlängenmultiplextechnik (WDM) und eignet sich daher ideal für direkte Backbone-Verbindungen mit hoher Bandbreite und hoher Dichte über kurze Entfernungen innerhalb von Rechenzentren.

1.6T 2×FR4 (Kostengünstige Lösung zur Multiplexung von Wellenlängen): Ebenfalls basierend auf 8×200G-elektrischen Schnittstellen zur Bereitstellung einer Gesamtbandbreite von 1.6 Tbps besteht die optische Seite aus zwei 4-Kanal-FR4-Sub-Links. Jeder Sub-Link multiplext vier 200G-PAM4-optische Signale auf ein CWDM4-Wellenlängenraster mit einem 1310nm-Fenster, sendet und empfängt über eine standardmäßige Duplex LC (Dual Duplex LC/UPC) Schnittstelle und erreicht eine stabile Übertragung über Singlemode-Faser bis zu 2 Kilometer. Im Vergleich zu parallelen Multi-Faser-Lösungen reduziert dies den Verbrauch von Faseraderressourcen in Szenarien mittlerer bis langer Distanzen oder über Rechenzentren hinweg erheblich.

Diese beiden typischen Designs zeigen, dass dieselbe elektrische Einkanal-Schnittstellentechnologie mit 200G auf unterschiedliche Weise genutzt werden kann, um verschiedene optische Implementierungsschemata zu realisieren: DR8 verwendet Mehrfaser-Parallelität für hochdichte Kurzstreckenverbindungen innerhalb von Rechenzentren, während 2×FR4 Entfernungsbeschränkungen überwindet und durch Wellenlängenmultiplexing den Bedarf an Glasfaseradern reduziert. Bei der Netzwerkplanung sind einige Punkte zu beachten, etwa vorhandene Kabelkanäle und Verkabelung, Port-Aufteilungspläne sowie die Parameterangaben im Produktdatenblatt.

Fazit

224G SerDes etabliert das zugrunde liegende elektrische Paradigma für 1.6T-Hochgeschwindigkeitsnetzwerke—seine zentrale Bedeutung liegt darin, die physikalischen Systemgrenzen von 8-Kanal-elektrischen Schnittstellen durch einen Geschwindigkeitssprung auf 200G pro Kanal beizubehalten. Um diesen architektonischen Vorteil jedoch in zuverlässige Rechenleistung für Dienste umzusetzen, ist ein kollaborativer Engineering-Ansatz über die gesamte Kette hinweg erforderlich, der die analoge SerDes-Frontend-Schaltung, die Kanalintegrität, hochdichte Steckverbinder, DSP/FEC-Algorithmen, fortschrittliche Gehäusetechnologien und die Wärmeableitung des Systems umfasst.

Um den vielfältigen Anforderungen an die Bereitstellung von Rechenleistung gerecht zu werden, hat QSFPTEK Lösungen für optische 1.6T-Module auf den Markt gebracht, die verschiedene optische Topologien abdecken. Durch das Angebot vielfältiger Konfigurationen, die Übertragungsreichweite, Faseraufwand und Packungsdichte ausgewogen berücksichtigen, möchte QSFPTEK Netzwerkarchitekturteams dabei unterstützen, eine hoch belastbare optische Interconnect-Grundlage für KI-Computing-Cluster der nächsten Generation aufzubauen und gleichzeitig bestehende Infrastrukturinvestitionen zu schützen.