Was ist Co-Packaged Optics (CPO)? Technologieüberblick und zukünftige Markttrends

Das Aufkommen von co-packaged optischen Modulen (CPOs) verändert allmählich die Funktionsweise von Rechenzentren und Hochleistungsnetzwerken. Sie adressieren mehrere unvermeidliche Herausforderungen: Bandbreitendichte, Energieverbrauch und zukünftige Skalierbarkeit. CPOs erhöhen die Interconnect-Bandbreite und Energieeffizienz, indem optische und elektronische Komponenten direkt zusammen verpackt werden, während sie zugleich die Längen elektrischer Verbindungen verkürzen. Dieses Design wird immer wichtiger, da der Datenverkehr in Rechenzentren stark zunimmt, insbesondere angesichts der stetig wachsenden Anforderungen von künstlicher Intelligenz und Hochleistungsrechnen.

Im Vergleich zu herkömmlichen steckbaren optischen Modulen zeigt CPO bei hohen Datenraten größere Vorteile. Früher führte eine Erhöhung der Modulgeschwindigkeit zwangsläufig zu einem höheren Stromverbrauch. Die CPO-Lösung reduziert jedoch die Leistungsaufnahme—erste Tests weisen auf Reduzierungen von 30% bis 50% hin. In Kombination mit Fortschritten bei der Chip-on-Package-(CoP)-Technologie und dem 3D-IC-Packaging ist die Integration optischer Komponenten mit Silizium-Wafern enger geworden, wodurch Signaldämpfung und Energieverluste deutlich reduziert werden.

Da die Datenraten übertreffen 800G und sogar 1.6T-Schwellenwerte bietet CPO einen klaren Entwicklungspfad für zukünftige Netzwerke. Mit zunehmender Beteiligung von Herstellern und Institutionen—insbesondere durch die vertiefte Erforschung von KI-Anwendungen—wird allgemein erwartet, dass CPO Durchbrüche sowohl bei Effizienz als auch bei Kapazität erzielt und dadurch eine wesentliche Transformation der Netzwerkinfrastruktur vorantreibt.

Was ist Co-Packaged Optics (CPO)-Technologie?

Co-packaged Optical (CPO)-Module verfolgen einen integrierten Ansatz, indem sie unterschiedliche Komponenten zusammen bündeln. Durch die Platzierung optischer Module und Siliziumchips auf einem einzigen Substrat adressieren CPO-Module direkt die Herausforderungen von Bandbreite, Stromverbrauch und Kosten in Netzwerken der nächsten Generation. Die CPO-Technologie kombiniert Faseroptik, digitale Signalverarbeitung (DSP), anwendungsspezifisches integriertes Schaltungsdesign (ASIC) sowie fortschrittliche Verpackungs- und Testprozesse. CPO bietet greifbare Vorteile für die Erweiterung von Rechenzentren sowohl in horizontaler als auch in vertikaler Richtung.

Herkömmliche steckbare optische Module verwenden häufig leistungsstarke digitale Signalprozessoren (DSPs), um Verluste während der Signalübertragung vom anwendungsspezifischen integrierten Schaltkreis (ASIC) auszugleichen. Mit der Weiterentwicklung der SerDes-Technologie auf 212 Gbps PAM-4 und darüber hinaus verstärken sich diese Verluste, wodurch eine größere Abhängigkeit von DSPs entsteht. Während Linear Regenerative Optical (LRO)- oder Linear Pluggable Optical (LPO)-Module versuchen, DSPs zu eliminieren, bleiben sie anfällig für Verbindungsverluste. Im Gegensatz dazu integrieren Co-Packaged Optical (CPO)-Module das optische Modul direkt auf derselben Substratschnittstelle wie den ASIC. Dadurch wird eine höhere Integration erreicht, Übertragungspfadverluste werden minimiert und der Stromverbrauch bleibt in einem optimaleren Bereich.

Vorteile von co-packaged optischen Komponenten

In Bezug auf den Stromverbrauch wurde die CPO-Leistung von mehreren Herstellern validiert. Frühe Lösungen von Broadcom und Cisco zeigten Energieeinsparungen von 30% bis 50% und erreichten eine Energieeffizienz der Verbindung von unter einem pJ/bit. Ayar Labs ging noch weiter und erzielte einen Durchsatz von 16 Tbps in beide Richtungen bei einem Verbrauch von weniger als fünf pJ/bit. Hier sind einige wichtige Möglichkeiten, Energie zu sparen:

Verlustfreie Kupferverkabelung

Herkömmliche steckbare optische Module erfordern, dass Signale von ASIC-Chips über Kupferverbindungen zur Frontplatte übertragen werden—ein langwieriger, energieintensiver Prozess. CPO-Designs montieren die aktiven Komponenten und optischen Transceiver auf demselben Substrat, wodurch alle durch Kupferleiterbahnen auf der Hauptplatine verursachten Verluste und Verzerrungen eliminiert werden.

Geringere Abhängigkeit von DSPs

In Architekturen mit mehr als 25G/Kanal sind DSP-Retimer in steckbaren optischen Modulen nahezu unverzichtbar, um Signalverluste und Verzerrungen auszugleichen. DSPs selbst erhöhen jedoch den Stromverbrauch des Systems um 25% bis 30%. CPO integriert Chips und optische Komponenten und reduziert dadurch die Verluste durch Kupferverkabelung erheblich. Dadurch können Entwickler weniger DSPs einsetzen und so Strom und Kosten sparen.

Methoden zur Laser-Integration

Es gibt zwei Ansätze für die Platzierung des Lasers. Die gängige Methode verwendet einen externen Laser, der Licht über Faser in die CPO einspeist, doch dies führt häufig zu 30% bis 50% optischem Leistungsverlust. Die Alternative integriert den Laser direkt auf dem Chip. Wenn Wärmemanagement und Zuverlässigkeit gewährleistet sind, bietet dieses Design eine überlegene Kopplungseffizienz.

Hohe Bandbreite und geringe Latenz

CPOs bieten auch erhebliche Vorteile bei Bandbreite und Latenz. Durch den Wegfall redundanter DSPs und langer Kupferleiterbahnen wird eine direktere, sauberere Signalübertragung ermöglicht. Verzögerungen, die durch zusätzliche Komponenten wie DSPs und parasitäre Effekte von Kupferleiterbahnen entstehen, sind in CPO-Architekturen praktisch nicht vorhanden.

Die Anwendung von Co-packaged Optics

CPO in Netzwerkanwendungen

CPO wird derzeit hauptsächlich in Front-End-Netzwerken von Rechenzentren eingesetzt, um Server zu verbinden. Seine hohe Bandbreite, geringe Latenz und Energieeffizienz machen es zu einer der vielversprechendsten Lösungen in der optischen Ethernet-Technologie der nächsten Generation, insbesondere geeignet für Anwendungen auf Netzwerkebene.

800G OSFP vs. 800G CPO

OIO und High-Performance Computing für AI/ML

Die Branche untersucht neue Architekturen aufgrund der Rechenanforderungen von künstlicher Intelligenz und maschinellem Lernen. OIO-gestützte KI-Backend-Netzwerke. Dies wird als eine wichtige Richtung zur Unterstützung zukünftiger Computing-Cluster angesehen.

Traditionelle HPC-Systeme leiden unter starren Regeln für die Ressourcenzuweisung, die die Datenübertragung einschränken und eine vollständige Leistungsauslastung verhindern. Während die Geschwindigkeiten von CPU und GPU gestiegen sind, hat die I/O-Infrastruktur nicht Schritt gehalten. Dies führt zu verzögerter Datenübertragung, ungenutzten Recheneinheiten und einer verminderten Gesamteffizienz.

Da AI/ML-Aufgaben zunehmend großskalig werden, verschärft sich dieser Widerspruch. Die Lösung liegt in einer Netzwerkarchitektur, die in der Lage ist, eine hochgeschwindige, latenzarme, verlustfreie Übertragung mit Skalierbarkeit bereitzustellen—genau in diesem Kontext entstand OIO. Es trägt hohe Erwartungen, bestehende Leistungsengpässe möglicherweise zu revolutionieren.

Die Transformation der HPC-Architektur

In der Welt des Hochleistungsrechnens ersetzen zerlegbare Architekturen allmählich die alten isolierten Modelle. Der neue Ansatz besteht darin, Speicher-, Rechen- und Storage-Komponenten eines Computers zu trennen und sie anschließend über fortschrittliche OIO-Verbindungen in flexiblen Gruppen zusammenzuführen. Dadurch können Sie die Nutzung Ihrer Ressourcen einfach anpassen, was im Vergleich zur alten Vorgehensweise besser ist, da es flexibler und effizienter ist.

Herausforderungen für co-packaged optische Komponenten

Probleme durch Lieferantenbindung

Wenn sowohl Switches als auch optische Komponenten vom selben Anbieter stammen, haben Betreiber nur begrenzte Auswahlmöglichkeiten. Sobald erhebliche Investitionen in ein bestimmtes Ökosystem getätigt wurden, wird der Wechsel zu Produkten anderer Lieferanten schwierig. Dies verringert die Flexibilität bei Komponenten-Upgrades oder -Austausch und kann langfristig zu Abhängigkeit führen.

Wartung und Zuverlässigkeit

Steckbare optische Module sind großartig, weil sie hochgradig modular sind. Das bedeutet, dass ein Teil bei einem Defekt leicht ausgetauscht werden kann. Sie sind außerdem mit Produkten jedes Herstellers austauschbar. Bei CPOs ist dies jedoch nicht der Fall. Wenn eine optische Komponente nicht mehr funktioniert, muss oft der gesamte Switch zerlegt werden. Das macht den Austausch deutlich schwieriger und teurer. Um dieses Problem zu lösen, integrieren einige Designs risikoreiche Komponenten wie Laser in Teile, die aus der Ferne ersetzt werden können. Andere untersuchen steckbare optische Steckverbinder, um eine einfachere Wartung zu ermöglichen.

Thermische Herausforderungen

Das Einbringen photonischer Chips in elektronische Gehäuse kann das Risiko thermischer Interferenzen erhöhen. Heizungen und Laserquellen im photonischen Chip erzeugen Wärme, während thermische Energie von elektronischen Chips in den photonischen Bereich fließt. In Kombination mit dem Kühldesign auf Systemebene wird das thermische Verhalten erheblich komplexer. Daher ist eine umfassende thermische Analyse von der Chip-Ebene bis zur Systemebene erforderlich.

Signal- und Leistungsintegrität

CPO-Systeme erfordern eine globale transiente Simulation, um sowohl eine stabile Signalübertragung als auch eine unterbrechungsfreie Stromversorgung sicherzustellen. Dabei müssen die Kopplung zwischen elektrischen und photonischen Schaltungen berücksichtigt und zugleich parasitäre Effekte einbezogen werden, die während der Packaging-Phase durch verschiedene elektrische Verbindungen entstehen.

Skalierbarkeit und Bandbreitendichte am Edge

Eine wichtige Kennzahl für CPO und OIO ist die Bandbreitendichte am Rand—wie viele Fasern an der Peripherie des Chips untergebracht werden können. Fasern werden in der Regel kanten-gekoppelt. Der Größenunterschied zwischen der Faser und dem Wellenleiter verursacht Probleme beim Fan-out. Stellen Sie sich vor, Tausende von Fasern auf einem Substrat zu platzieren, ohne dessen Größe zu erhöhen—dies stößt fast immer an Grenzen. Um dies zu überwinden, hat die Branche Methoden wie V-Nut-Strukturen vorgeschlagen, die Fasern vertikal anordnen, um Schäden beim Verbinden zu verhindern. Neue Ansätze, wie gitterbasierte Mikrolinsen, werden ebenfalls aktiv erforscht.

Herausforderungen bei Fertigung und Prüfung

Das Erreichen einer tatsächlichen Massenproduktion hängt von Kosten und Ausbeuteraten ab. Die Sicherstellung gleichbleibender Qualität und robuster Testprozesse ist insbesondere in Szenarien mit Lieferketten mehrerer Anbieter von entscheidender Bedeutung. Mit wachsender Nachfrage und steigenden Kapitalinvestitionen werden diese Anforderungen weiter zunehmen.

Markttrends, die die Zukunft von CPO prägen

In der Halbleiterindustrie besteht ein derzeit beliebter Ansatz in der Verwendung von Chiplet-Designs, die sich von der Integration aller Funktionen in ein einzelnes System-on-Chip (SoC) unterscheiden. Der Chiplet-Ansatz unterteilt die Funktionalität in mehrere unabhängige kleine Chips, die jeweils verpackt und kombiniert werden können, um zusammenzuarbeiten. Dieses Design bietet eine größere Flexibilität beim Chipdesign und vereinfacht den Übergang von traditionellen SoCs zu System-in-Package(SiP)-Architekturen. Chiplet-Technologie könnte sich als wichtiger Treiber für die Förderung der Einführung von CPO-Technologie erweisen. Sie ermöglicht die Kombination verschiedener Technologien innerhalb desselben Packages—zum Beispiel die Kopplung eines optischen I/O-Chiplets, das auf einem ausgereiften CMOS-Knoten basiert, mit einem ASIC, der in einem hochmodernen Prozess gefertigt wird. Diese Mischung senkt die Kosten, verbessert die Ausbeute und macht das gesamte Ökosystem anpassungsfähiger.

Gleichzeitig eröffnet die 3D-IC-Technologie neue Möglichkeiten für die Integrationsdichte. Aktuelle CPO-Designs platzieren optische und elektrische Chips typischerweise nebeneinander auf einem verlustarmen Substrat; die vertikale Stapelung ist jedoch der nächste logische Schritt. Eine 3D-IC-CPO-Architektur würde die Integration von OIO- und ASIC-Komponenten in drei Dimensionen ermöglichen und ultraniedrige Leistungsaufnahme sowie extrem breitbandige Chip-zu-Chip-Verbindungen bieten. Diese Art der Gehäusetechnik ermöglicht größere, komplexere Designs, bringt aber auch neue Herausforderungen mit sich. Ingenieure benötigen zunehmend multiphysikalische und elektromagnetische Simulationen, um neu auftretende Effekte zu erfassen, die in kleineren Maßstäben keine Rolle spielten.

Unterdessen, steckbare Optiken werden nicht so bald verschwinden. Linear-drive pluggable optics (LPO) entwickeln sich parallel zu CPO weiter und verfolgen dieselbe Idee, den DSP zu entfernen, um den Stromverbrauch zu senken. Während CPO Optik und Elektronik auf eine unglaublich kompakte Stellfläche schrumpft, werden auch steckbare Module miniaturisiert, um ihrer historisch sperrigen Bauform entgegenzuwirken. Die beiden Ansätze könnten sich letztendlich gegenseitig ergänzen, statt direkt miteinander zu konkurrieren, insbesondere da Rechenzentren flexible Bereitstellungsoptionen suchen.

Damit CPO jedoch über die Proof-of-Concept-Phase hinauskommt und breites Marktvertrauen gewinnt, müssen mehrere Bedingungen erfüllt sein. Die Branche muss ein robustes Multi-Vendor-Geschäftsmodell nachweisen, begleitet von greifbaren Kosten- und Leistungsreduzierungen. Ebenso wichtig ist die Schaffung fehlender Bausteine, wie standardisierter optischer Schnittstellen und wiederverwendbarer IP-Blöcke. Kein einzelnes Unternehmen kann dies allein bewältigen. Fortschritt hängt von der Zusammenarbeit entlang der gesamten Lieferkette ab—EDA-Anbieter, Chipdesigner, Systemarchitekten, Packaging-Unternehmen, Anbieter von Testgeräten und Foundries müssen alle synchron arbeiten. Der Aufbau dieses Ökosystems ist keine kleine Aufgabe, doch der Druck wächst. Da KI- und Machine-Learning-Workloads die Netzwerk- und Rechenanforderungen in unbekanntes Terrain treiben, hat das Rennen bereits begonnen.