Comment le SerDes 224G favorise-t-il la transition vers les réseaux optiques 1.6T ?

En doublant le débit du signal électrique à canal unique de 100 Gbit/s à 200 Gbit/s, l’interface électrique à 8 canaux permet à la bande passante du système de passer directement de 800G à 1.6T sans augmenter le nombre de canaux physiques. Cependant, ce doublement du débit entraîne également une réaction en chaîne, imposant des exigences d’ingénierie extrêmement strictes en matière d’intégrité du signal, d’égalisation et d’algorithmes de traitement du signal, de technologie de boîtier des puces, de consommation électrique globale et de gestion thermique.

Cet article examinera l'évolution de la technologie SerDes de 112G à 224G. Il analysera les compromis de conception et les défis de mise en œuvre de l'architecture d'interface électrique 8x200 Gbps au cœur du 1.6T, et fournira un examen détaillé des stratégies de mise en œuvre des modules optiques 1.6T DR8 et 2xFR4.

Présentation du SerDes 224G : qu’est-ce que le SerDes 224G ?

SerDes (Serializer/Deserializer) est une technologie d'interface haut débit de bas niveau. Sa tâche principale consiste à convertir des données parallèles à basse vitesse en signaux série à haute vitesse au sein de dispositifs tels que les puces ASIC, puis à les reconvertir en données parallèles à l'extrémité réceptrice. Grâce à cette conversion série-parallèle, les dispositifs haut débit tels que les commutateurs, les cartes d'interface réseau (NIC) et les modules optiques peuvent prendre en charge un débit à haute fréquence de grandes quantités de données sans ajouter aveuglément des broches physiques et du câblage.

Le secteur appelle cela « 224G SerDes », et il s’agit d’une interface électrique à haut débit conçue pour la modulation de signal PAM4 de niveau 224G. Il est important de dissiper une confusion courante : « 224G » fait référence à un niveau générationnel de débit de signal physique, mais la charge utile nette effective transportée par un canal unique n’est pas exactement de 224 Gbps. Prenons par exemple l’interface 1.6TAUI-8. Celle-ci est définie dans la spécification OSFP MSA, et la couche sous-jacente utilise un signal 106.25 GBd 224G-PAM4. Le débit de transmission effectif d’un canal unique est de 200 Gbps.

Comment un SerDes 224G peut-il prendre en charge un réseau 1.6T ?

Le passage de 112G à 224G SerDes restructure essentiellement la logique d'expansion de l'évolution de l'interface électrique vers 1.6T. Auparavant, l'augmentation de la bande passante totale reposait principalement sur l'« ajout de canaux physiques », tandis que le SerDes 224G double directement la capacité de transport de données d'un signal électrique monocanal, de 100 Gbit/s à 200 Gbit/s.

Le changement architectural principal est très direct : canal unique 100 Gbps → monocanal 200 Gbps.

Pourquoi l'architecture PAM4 8×200 Gbit/s est-elle plus évolutive ?

À l’ère du 800G, une architecture de 8×100 Gbps suffisait à répondre aux exigences de bande passante agrégée. Si le 1.6T utilise encore la solution monocanal de 100 Gbps du 112G-PAM4, l’ensemble du système devrait être étendu à 16 interfaces électriques.

Doubler le nombre de canaux signifie qu’il y a beaucoup plus de pistes physiques à haute vitesse entre la puce ASIC du commutateur et le module optique. Cela réduit considérablement l’espace disponible pour le routage du circuit imprimé et complique fortement le boîtier de la puce, la taille du connecteur et l’intégration globale.

Pour les interfaces hôtes OSFP qui utilisent encore une conception à 8 canaux, la spécification 1.6TAUI-8 offre une voie d’évolution progressive sans augmenter le nombre de canaux—franchissant directement le seuil de bande passante de 1.6T tout en maintenant la densité physique de 8 canaux.

Comment le 8×200 Gbps PAM4 atteint-il 1.6T ?

Le mode 1.6TAUI-8 défini par l'OSFP MSA utilise 8 paires de canaux électriques différentiels, basés sur une modulation de signal 224G-PAM4 à 106.25 GBd. Chaque canal a un débit nominal de 200 Gbps, et 8 canaux en parallèle fournissent une bande passante totale de 1.6 Tbps: 8 × 200 Gb/s = 1.6 Tb/s 

Au niveau de l’interface hôte, l’OSFP MSA a défini des combinaisons flexibles de mappage PMD, notamment 1×1.6T, 2×800G, 4×400G et 8×200G. Il convient de noter qu’il s’agit de définitions de mappage au niveau des spécifications ; le mode de déchargement ou de connexion directe pris en charge par l’appareil lors du déploiement réel dépend de l’ASIC du commutateur, de la solution de module optique, du protocole de communication sous-jacent et de l’implémentation spécifique du micrologiciel.

Le passage au SerDes 224G a complètement changé le paradigme de mise à l'échelle des interconnexions 1.6T : au lieu de doubler le nombre de canaux physiques à haute vitesse, la bande passante de chaque canal est directement doublée.

Principaux avantages et défis d’ingénierie du SerDes 224G

Les avantages architecturaux de la transition de 112G à 224G SerDes sont évidents, mais le doublement du débit en bauds accroît également considérablement les défis d’ingénierie. La valeur pratique de 224G doit être évaluée objectivement, en équilibrant les avantages technologiques et les défis d’ingénierie.

Densité de bande passante supérieure

Avec le débit du signal électrique monocanal passant de 100 Gbps à 200 Gbps, la bande passante agrégée double tout en conservant l’interface électrique standard à 8 canaux. Sa valeur fondamentale ne réside pas dans l’ajout de ports physiques, mais dans l’augmentation considérable de la densité de bande passante par unité d’espace. Cela est particulièrement crucial pour les plateformes de calcul IA soumises à des contraintes d’espace—dans une taille de boîtier de puce donnée, un espace limité sur le panneau avant du commutateur et un volume de châssis restreint, une seule interface doit gérer une densité plus élevée de débit de trafic.

Nombre de canaux réduit de moitié, mais difficulté de conception électrique considérablement accrue

Comparée à la bande passante équivalente obtenue avec 16×100G, l'architecture 8×200G nécessite deux fois moins de canaux physiques, ce qui réduit la congestion du PCB et les contraintes de boîtier causées par l'empilement des pistes. Cependant, le compromis est que la tolérance d'ingénierie d'un seul canal électrique est comprimée à l'extrême. Le débit en bauds a fortement augmenté, ce qui a un effet très négatif sur l'atténuation haute fréquence. Des phénomènes tels que la perte d'insertion, la réflexion du signal, la diaphonie intercanaux, les effets parasites des vias, la déformation mécanique des connecteurs et la perte diélectrique du PCB peuvent tous menacer directement l'intégrité du signal. La norme OIF CEI-224G, qui spécifie diverses distances d'interconnexion telles que puce-module (C2M), met l'accent sur la collaboration multicouche—l'architecture SerDes, les pistes haute fréquence, la sélection des connecteurs et le boîtier des puces doivent être optimisés dans le cadre d'un processus d'ingénierie au niveau du système.

Défis liés à la puissance par bit et à la dissipation thermique

En principe, si vous pouvez doubler le débit monocanal, vous devriez pouvoir réduire la puissance par bit (pJ/bit),), car vous obtiendrez le double de la bande passante avec moins de canaux physiques. Mais cela ne signifie pas automatiquement que le module optique ou l’ensemble du système consommera moins d’énergie. La consommation dépend de la complexité de l’interface analogique frontale SerDes et des algorithmes DSP, de l’efficacité des composants optiques et du coût de la compensation des pertes de liaison. Les défis de dissipation thermique liés à une forte consommation d’énergie constituent également une préoccupation majeure. Comme la densité thermique par unité de volume augmente considérablement, la dissipation thermique passive par le seul boîtier du module optique est insuffisante ; la conception du dissipateur thermique du module, l’optimisation du flux d’air du châssis du commutateur et la capacité globale de dissipation thermique du système doivent être prises en compte conjointement.

L'intégrité du signal, les algorithmes d'égalisation et le FEC sont tous liés. Le débit du signal électrique double, ce qui réduit directement la marge du diagramme de l'œil, tandis que les pertes haute fréquence déforment sévèrement le signal PAM4, qui était à l'origine clair. Pour atténuer les dégradations du canal, les systèmes 224G doivent s'appuyer sur des algorithmes d'égalisation plus agressifs et sur des capacités de restauration du signal par DSP aux extrémités de l'émetteur (Tx) et du récepteur (Rx) ; au niveau des couches protocole et liaison, un mécanisme de correction d'erreur directe (FEC) plus robuste est également nécessaire pour garantir le taux d'erreur binaire cible. Le groupe de travail IEEE P802.3dj définit actuellement les spécifications 200G, 400G, 800G et 1.6T, avec pour objectif principal une interface électrique monocanal de 200 Gbps. Cela montre que le SerDes 224G est bien plus qu'un simple remplacement de puce d'interface ; il s'agit d'une mise à niveau complète qui inclut le SerDes, le routage PCB, les connecteurs, le DSP, le FEC, le boîtier optique et la conception thermique.

Mise en œuvre de SerDes 224G dans les modules optiques 1.6T

La mise en correspondance de SerDes de niveau 224G avec une architecture spécifique de module optique 1.6T révèle plus clairement sa valeur technique. En pratique, bien que les systèmes sous-jacents reposent tous sur 8 interfaces électriques 200G-PAM4 pour fonctionner à une bande passante agrégée complète de 1.6T, une divergence nette apparaît dans la voie d'implémentation côté optique : DR8 repose sur la technologie de fibre parallèle, tandis que 2×FR4 adopte une architecture de multiplexage par répartition en longueur d'onde à double voie et 4 canaux (CWDM).

DR8 1.6T (Solution monomode parallèle) : Il utilise un boîtier OSFP à double port (2×800G) et contient deux liaisons optiques parallèles indépendantes à 4 canaux de 200G-PAM4, chacune commençant par une interface Dual MPO-12/APC. Cela prend en charge une distance de transmission allant jusqu'à 500 mètres sur fibre monomode. Cette architecture élimine les pertes d'insertion et la complexité d'assemblage des composants de multiplexage par division de longueur d'onde (WDM), ce qui la rend idéale pour les connexions directes de dorsale à courte distance, à large bande passante et haute densité, au sein des centres de données.

1.6T 2×FR4 (Solution de multiplexage par répartition en longueur d’onde grossière) : S’appuyant également sur 8×interfaces électriques de 200G pour fournir une bande passante totale de 1,6 Tbps, le côté optique se compose de deux sous-liaisons FR4 à 4 canaux. Chaque sous-liaison multiplexe quatre signaux optiques 200G-PAM4 sur une grille de longueurs d’onde CWDM4 avec une fenêtre de 1310 nm, en transmettant et en recevant via une interface Duplex LC standard (Dual Duplex LC/UPC), ce qui permet une transmission stable sur fibre monomode jusqu’à 2 kilomètres. Par rapport aux solutions parallèles multifibres, elle réduit considérablement la consommation de ressources en cœurs de fibre dans les scénarios de moyenne à longue distance ou inter-centres de données.

Ces deux conceptions types montrent que la même technologie d’interface électrique monocanal 200G peut être utilisée de différentes manières pour créer différents schémas de mise en œuvre optique : le DR8 utilise le parallélisme multifibre pour prendre en charge les interconnexions haute densité sur courtes distances au sein des centres de données, tandis que le 2×FR4 surmonte les contraintes de distance et réduit l’utilisation des fibres grâce au multiplexage par répartition en longueur d’onde. Lors de la planification du réseau, plusieurs éléments doivent être pris en compte, tels que les infrastructures de câblage spécifiques dans les conduits, les plans de répartition des ports et les détails des paramètres indiqués dans la fiche technique du produit.

Conclusion

SerDes 224G établit le paradigme électrique sous-jacent des réseaux haut débit 1.6T—sa signification fondamentale réside dans le maintien des limites physiques du système grâce à des interfaces électriques à 8 canaux, via un bond de vitesse électrique monocanal de 200G. Cependant, traduire cet avantage architectural en une puissance de calcul fiable pour les services nécessite une approche d'ingénierie collaborative sur l'ensemble de la chaîne, englobant le front-end analogique SerDes, l'intégrité des canaux, les connecteurs haute densité, les algorithmes DSP/FEC, le packaging avancé et la dissipation thermique du système.

Pour répondre aux divers besoins de déploiement de puissance de calcul, QSFPTEK a lancé des solutions de modules optiques 1.6T couvrant différentes topologies optiques. En proposant diverses configurations qui équilibrent la portée de transmission, la quantité de fibre et la densité de conditionnement, QSFPTEK vise à aider les équipes d’architecture réseau à construire en toute fluidité une base d’interconnexion optique hautement résiliente pour les clusters de calcul IA de nouvelle génération, tout en protégeant les investissements dans l’infrastructure existante.