실리콘 포토닉스와 CPO, 1.6T 네트워크의 한계를 돌파하다

실리콘 포토닉스와 co-packaged optics는 1.6T 시대를 위한 AI 데이터 센터의 상호 연결 인프라를 재편하고 있습니다. 대규모 모델 학습의 규모가 확대됨에 따라 GPU 클러스터 내 초고대역폭에 대한 수요가 점점 더 절실해지고 있습니다. 기존 플러그형 광 모듈은 더 높은 주파수 범위로 발전하면서 열 및 전기 성능과 관련된 물리적 한계에 부딪히고 있으며, 그 결과 컴퓨팅 성능의 완전한 실현을 제약하는 핵심 병목이 되고 있습니다. 실리콘 포토닉스와 CPO 기술의 상업적 도입 가속화는 차세대 지능형 컴퓨팅 네트워크의 전력 소비 장벽을 근본적으로 돌파할 것으로 기대됩니다.

플러그형 광학 모듈의 전력 소비 한계

기존 플러그형 광 모듈은 배포 유연성 덕분에 현재까지 컴퓨팅 네트워크를 지배해 왔습니다. 그러나 단일 레인 데이터 속도가 224 Gbps PAM4로 급증하면서, 기존 물리적 아키텍처에 내재된 전기적 한계가 매우 뚜렷하게 드러났습니다.

기존 광 모듈을 사용하는 네트워크에서는 고속 전기 신호가 메인보드의 PCB 트레이스를 가로질러 스위칭 칩에서 전면 패널까지 이동해야 합니다—10센티미터가 넘는 거리를 지나—. 이러한 속도에서 신호의 나이퀴스트 주파수는 56 GHz에 도달하며, 이러한 거리에서는 고주파 신호가 심각한 표피 효과와 유전 손실을 겪고 채널 삽입 손실은 자주 30 dB를 초과합니다.

그로 인해 발생하는 극심한 신호 감쇠와 왜곡을 보상하기 위해, 기존 광 모듈은 디지털 신호 처리를 위한 고성능 DSP 칩을 통합해야 합니다. 이는 모듈의 물리적 크기와 전력 소비를 크게 증가시킵니다. 1.6T 노드에서 단일 모듈의 전력 소비는 30 W에 근접합니다. 102.4T 코어 스위치가 완전히 장착된 경우 1.6T 광 모듈, 광 상호 연결만으로 발생하는 열은 수 킬로와트에 달합니다. 이러한 극단적인 열 유속 밀도는 기존 공랭 솔루션을 지속 불가능하게 만들며, 액체 냉각 시스템의 콜드 플레이트 배치와 배관 설계는 막대한 엔지니어링 과제를 제시합니다.

실리콘 포토닉스 및 CPO의 아키텍처 진화

마더보드 라우팅으로 인한 물리적 한계를 극복하기 위해 실리콘 포토닉스와 Co-Packaged Optics 아키텍처는 장치 통합을 강화하고 전기적 상호 연결을 단축함으로써 획기적인 솔루션을 제공합니다.

기존 광 모듈은 개별 광 구성 요소의 조립체에 의존하여 부피가 큰 패키징과 높은 광 신호 손실을 초래합니다. 반면, 실리콘 포토닉스는 성숙한 CMOS 반도체 공정을 활용하여 변조기, 검출기 및 수동 도파관을 단일 실리콘 기반 칩에 고도로 소형화하고 통합합니다. 이러한 재료와 공정의 근본적인 재구성은 소스 단계에서 복잡한 광 구성 요소 적층의 필요성을 제거하여 광전자 장치의 극도의 소형화를 가능하게 하고 대량 제조에서 높은 일관성을 보장합니다.

실리콘 포토닉스가 달성한 높은 집적도를 기반으로 CPO는 장비의 물리적 토폴로지를 더욱 재구성합니다. CPO는 첨단 패키징 기술을 활용하여 실리콘 포토닉 엔진과 네트워크 스위칭 ASIC을 하나의 멀티칩 기판에 함께 패키징합니다. 이 설계는 고속 전기 신호의 물리적 전송 경로를 획기적으로 압축하여—마더보드에서 10cm가 넘던 거리를 기판 내부의 불과 몇 밀리미터로 줄입니다. 이러한 초단거리 인터커넥트는 채널 감쇠를 크게 줄여 시스템이 저전력 선형 직접 구동 아키텍처를 채택할 수 있도록 하며, 전력 소모가 큰 DSP 칩에 대한 의존성을 근본적으로 제거합니다.

시스템 에너지 효율성 및 대역폭 밀도

개별 구성 요소에서 고도로 통합된 실리콘 기반 솔루션으로의 전환—과 긴 PCB 배선에서 기판 수준의 직접 인터커넥트로의 전환—은 기본 아키텍처를 근본적으로 재구성하여 실질적이고 다차원적인 시스템 이점을 제공했습니다.

가장 즉각적인 돌파구는 전송되는 비트당 에너지 소비의 상당한 감소입니다. 전력 소모가 큰 DSP 칩을 제거함으로써 CPO 아키텍처는 전체 통신 링크 전력 소비를 30% 이상 줄입니다. 동시에 DSP를 제거하면 디지털 신호 처리에 내재된 계산 지연 시간이 없어집니다. 대규모 분산 학습을 위한 집합 통신의 맥락에서, 이러한 마이크로초 수준의 하드웨어 패스스루 기능은 노드 간 동기화 대기 시간을 크게 줄여 GPU 클러스터의 실제 컴퓨팅 활용률을 효과적으로 높입니다.

토폴로지 수준에서 CPO는 스위치 전면 패널의 공간을 완전히 확보합니다. 장치 전면은 더 이상 부피가 큰 플러거블 케이지를 수용할 필요가 없으며, 고밀도 광섬유 인터페이스와 외부 레이저 소스(ELS)만 유지합니다. 이를 통해 1RU 폼 팩터 내에서 102.4Tbps를 초과하는 초고속 스위칭 처리량을 달성할 수 있습니다. 이는 리프-스파인 네트워크 계층 구조를 간소화할 뿐만 아니라 수만 개의 GPU로 구성된 클러스터의 광섬유 케이블링 복잡성도 크게 줄입니다.

QSFPTEK 1.6T 실리콘 포토닉스 솔루션

CPO 아키텍처로 전환하는 과정에서, 실리콘 포토닉스 기술 기반의 고성능 플러그형 모듈은 컴퓨팅 성능 확장을 위한 실질적인 기반으로 남아 있습니다. 대규모 AI 컴퓨팅 클러스터의 요구를 충족하기 위해 QSFPTEK은 다음을 출시했습니다 1.6T OSFP224 및 800G 실리콘 포토닉스 모듈 시리즈로, 단일 레인 224Gbps 공정을 활용합니다. 고도로 통합된 실리콘 포토닉 칩을 채택함으로써 이러한 듀얼 레이트 제품은 개별 부품 수와 운영 전력 소비를 모두 크게 줄입니다. 엄격한 신호 무결성 테스트를 바탕으로 QSFPTEK’s 전체 고속 실리콘 포토닉스 라인업은 주류 네트워크 장비와의 안정적인 저수준 상호 운용성을 보장하여 데이터 센터가 차세대 네트워크 아키텍처로 원활하게 전환할 수 있도록 지원합니다.

결론

1.6T 이상에서 작동하는 네트워크 노드의 경우, 더 높은 대역폭을 위해 전기 신호 보상을 늘리는 기존 접근 방식은 물리적 한계에 도달했습니다. 1.6T OSFP224와 같은 고속 플러그형 모듈——은 컴퓨팅 성능 확장에 대한 즉각적인 요구를 충족하지만, 실리콘 포토닉스와 코패키지드 광학은 장기적인 상호 연결 전력 소비 문제를 해결하는 핵심 경로를 나타냅니다. 실리콘 기반 포토닉 통합 및 패키징 기술이 계속 성숙해짐에 따라, 데이터 센터 네트워크는 아키텍처 단순성과 높은 에너지 효율성을 특징으로 하는 컴퓨팅 인프라 재구성의 새로운 시대로 꾸준히 나아가고 있습니다.