Guia de Forward Error Correction (FEC): como ela funciona no sistema essencial de transmissão óptica

Por muitos anos, a Forward Error Correction (FEC) provou ser uma ferramenta altamente eficaz na indústria de cabo. Notavelmente, uma melhoria significativa no desempenho dentro das especificações DOCSIS 3.1 foi alcançada pela transição da FEC Reed-Solomon (RS), anteriormente utilizada, para um novo esquema de codificação conhecido como low-density parity check (LDPC), que oferece melhor desempenho. Da mesma forma, a FEC tornou-se um componente essencial em sistemas de transmissão óptica de alta velocidade, especialmente na era atual da transmissão óptica coerente.

O que é Forward Error Correction?

FEC significa Forward Error Correction, uma técnica eficiente de processamento digital de sinais para melhorar a taxa de erro de bits dos links de comunicação. Esse método envolve adicionar informações redundantes, especificamente bits de paridade, aos dados no lado do transmissor. Posteriormente, o receptor utiliza essas informações redundantes para identificar e corrigir erros que possam ter ocorrido durante a transmissão. O diagrama representado ilustra que a codificação do sinal realizada no transmissor exige decodificação precisa pelo receptor para extrair as informações originais do sinal. É imperativo definir e implementar regras de codificação com precisão para evitar interpretações incorretas das informações durante a decodificação do sinal. A interoperabilidade bem-sucedida só é alcançada quando tanto o transmissor quanto o receptor aderem e aplicam regras idênticas de codificação e decodificação.A interoperabilidade bem-sucedida só é alcançada quando tanto o transmissor quanto o receptor aderem e implementam regras idênticas de codificação e decodificação.

Forward Error Correction (FEC) é um componente crucial que deve ser especificado para facilitar a criação de transceptores interoperáveis utilizando tecnologia óptica em links ponto a ponto. As tendências atuais do setor estão voltadas para eliminar elementos proprietários e promover a interoperabilidade, principalmente à medida que as operadoras defendem um transporte mais aberto e desagregado em aplicações de alto volume e curto alcance.

Ao avaliar o FEC apropriado para uma nova especificação, é essencial levar em conta várias métricas-chave, como:

Taxa de sobrecarga de codificação: a proporção de bits redundantes em relação aos bits de informação.

Ganho Líquido de Codificação (NCG): O aprimoramento na sensibilidade óptica recebida com e sem o emprego de FEC, correlacionado com o aumento da taxa de bits.

Limite de BER pré-FEC: um limite predefinido que indica transmissão pós-FEC sem erros, determinado pelo NCG.

Outras considerações: elas abrangem fatores como complexidade de hardware, latência e consumo de energia.

O Processo de Desenvolvimento do FEC

Uma decisão fundamental na codificação e decodificação FEC envolve escolher entre Hard-Decision FEC (HD-FEC) e Soft-Decision FEC (SD-FEC). O HD-FEC toma decisões binárias com base em limiares exatos, determinando se ocorreram 1s ou 0s, enquanto o SD-FEC toma decisões com base em probabilidades, avaliando a probabilidade de ocorrência de um 1 ou 0. O SD-FEC pode oferecer um Net Coding Gain (NCG) mais alto para se aproximar do limite ideal de Shannon, embora ao custo de maior complexidade e maior consumo de energia.

O código FEC de primeira geração padronizado para comunicação óptica é o código Reed-Solomon (RS), comumente usado para transmissão óptica de longa distância por ITU-T G.709 e recomendações G.975. Na implementação RS, cada palavra-código compreende 255 bytes de palavra-código, com 239 bytes para dados e 16 para paridade, frequentemente denotada como RS(255,239) e chamada de FEC Genérico (GFEC). 

Na segunda geração de códigos FEC recomendados pela ITU-T G.975.1, vários esquemas de codificação FEC são aconselhados para sistemas submarinos de multiplexação densa por divisão de comprimento de onda (DWDM) de alta taxa de bits. Esquemas de codificação concatenada com decodificação iterativa por decisão rígida eram comumente utilizados para melhorar o Ganho Líquido de Codificação (NCG). Um exemplo notável é o FEC Aprimorado (EFEC) especificado na Cláusula I.4 da G.975.1, projetado especificamente para interfaces ópticas 10G e 40G.

A terceira geração de FEC incorpora técnicas de decisão suave ou iterativas, como Block Turbo Code e código LDPC (Low-Density Parity-Check).

Nas tecnologias de Forward Error Correction (FEC) de primeira e segunda geração, o processo de decodificação normalmente se baseia exclusivamente na estrutura algébrica do código. O demodulador fornece ao decodificador uma sequência binária, onde a função do demodulador se limita a tomar decisões de 0 ou 1 com base na sequência recebida. Essa abordagem específica de decodificação é conhecida como Hard-Decision (HD-FEC). Os vários tipos de FEC de decisão rígida são comparados conforme descrito abaixo:

Na terceira geração da Correção de Erros Direta (FEC), é empregado o método de Decisão Suave (SD-FEC), representando uma abordagem de decodificação probabilística. Essa técnica envolve a realização de quantização multibit nas amostras de tensão fornecidas pelo demodulador. Os dados quantizados são posteriormente encaminhados ao decodificador, onde a estrutura algébrica do código é decodificada.

Como mostrado na ilustração acima, a decisão rígida emprega um único limiar para quantizar um bit, enquanto a decisão suave utiliza múltiplos limiares para quantizar símbolos recuperados, fornecendo informação de um bit juntamente com dados adicionais de probabilidade (confiança) de vários bits. Isso pode ser comparado à introdução de uma categoria "Talvez" entre "SIM" e "NÃO". Com uma relação de overhead equivalente, o Ganho Não Coerente (NCG) do SD-FEC é 1-1,5dB maior em comparação com o do HFEC de decisão rígida.

Atualmente, sistemas de divisão por comprimento de onda de 100G e acima de 100G utilizam principalmente SD-FEC ou uma abordagem de codificação híbrida, combinando SD-FEC com EFEC/HFEC. Usando como referência a definição de LDPC estabelecida pela conferência LOFC, a tabela abaixo ilustra seu overhead e NCG.

Com base nos dados anteriores, podemos concluir que uma sobrecarga de FEC maior se correlaciona com um maior ganho de codificação.

O FEC encontra sua aplicação na comunicação de alta velocidade, particularmente em cenários de 25G, 40G e 100G, com ênfase pronunciada em 40G e 100 G. O sinal óptico sofre degradação durante a transmissão devido a vários fatores, levando a possíveis julgamentos equivocados na extremidade receptora. Esses julgamentos equivocados podem envolver confundir um sinal "1" com um sinal "0" ou vice-versa. A função FEC envolve transformar o código de informação em um código corretor de erros por meio do codificador de canal na extremidade transmissora. O decodificador de canal na extremidade receptora então decodifica o código recebido, identificando e corrigindo erros dentro da capacidade de correção de erros se estiverem dentro do escopo de erros corrigíveis (erros descontínuos), melhorando assim a qualidade do sinal.

Módulo óptico 100G QSFP28 com função FEC

A incorporação da funcionalidade FEC tende a introduzir certos atrasos de pacotes durante a correção de erros de bits. Como resultado, não é obrigatório que todos os módulos ópticos 100G QSFP28 ativem esse recurso. Por exemplo, pelo protocolo padrão IEEE, recomenda-se evitar habilitar FEC ao utilizar o módulo óptico 100G QSFP28 LR4. Por outro lado, sugere-se que certos outros modelos de módulos ópticos tenham FEC habilitado.

Diversas empresas oferecem módulos ópticos 100G QSFP28 com variações em suas especificações. A tabela abaixo ilustra se é recomendável ativar a função FEC ao utilizar o seguinte módulo óptico QSFPTEK 100G QSFP28: