Como o SerDes de 224G impulsiona a transição para redes ópticas de 1.6T?

Ao dobrar a taxa de sinal elétrico de canal único de 100 Gbps para 200 Gbps, a interface elétrica de 8 canais permite que a largura de banda do sistema salte diretamente de 800G para 1.6T sem aumentar o número de canais físicos. No entanto, essa duplicação da taxa também desencadeia uma reação em cadeia, impondo requisitos de engenharia extremamente rigorosos à integridade do sinal, à equalização e aos algoritmos de processamento de sinal, à tecnologia de encapsulamento de chips, ao consumo total de energia e ao gerenciamento térmico.

Este artigo examinará como a tecnologia SerDes evoluiu de 112G para 224G. Ele abordará as escolhas de projeto e os desafios de implementação da arquitetura de interface elétrica de 8x200 Gbps por trás de 1.6T e apresentará uma análise detalhada das estratégias de implementação dos módulos ópticos 1.6T DR8 e 2xFR4.

Visão geral do SerDes de 224G: o que é SerDes de 224G?

SerDes (Serializer/Deserializer) é uma tecnologia de interface de alta velocidade de baixo nível. Sua tarefa principal é converter dados paralelos de baixa velocidade em sinais seriais de alta velocidade dentro de dispositivos como chips ASIC e, em seguida, restaurá-los para dados paralelos na extremidade receptora. Por meio dessa conversão de serial para paralelo, dispositivos de alta velocidade, como switches, placas de interface de rede (NICs) e módulos ópticos, podem suportar a transferência de grandes volumes de dados em alta frequência sem simplesmente adicionar pinos físicos e cabeamento.

O setor chama isso de "224G SerDes", uma interface elétrica de alta velocidade projetada para modulação de sinal PAM4 de nível 224G. É importante esclarecer um equívoco comum: "224G" se refere a um nível geracional da taxa física do sinal, mas a carga útil efetiva líquida transportada por um único canal não é exatamente 224 Gbps. Tomemos como exemplo a interface 1.6TAUI-8. Ela é definida na especificação OSFP MSA, e a camada subjacente usa um sinal 106.25 GBd 224G-PAM4. A taxa efetiva de transmissão de canal único é 200 Gbps.

Como um SerDes de 224G pode suportar uma rede de 1.6T?

A transição de 112G para 224G SerDes essencialmente reestrutura a lógica de expansão da evolução da interface elétrica rumo a 1.6T. Antes, o aumento da largura de banda total dependia principalmente de "adicionar canais físicos", enquanto o SerDes de 224G duplica diretamente a capacidade de transmissão de dados de um sinal elétrico de canal único, de 100 Gbps para 200 Gbps.

A mudança arquitetônica central é muito direta: canal único 100 Gbps → 200 Gbps por canal.

Por que a arquitetura PAM4 de 8×200 Gbps é mais escalável?

Na era de 800G, uma arquitetura de 8×100 Gbps era suficiente para atender aos requisitos de largura de banda agregada. Se 1.6T ainda usar a solução de canal único de 100 Gbps do 112G-PAM4, todo o sistema teria que ser expandido para 16 interfaces elétricas.

Dobrar o número de canais significa haver muito mais trilhas físicas de alta velocidade entre o chip ASIC do switch e o módulo óptico. Isso reduz bastante o espaço disponível para o roteamento da placa de circuito impresso e torna muito mais difíceis o encapsulamento do chip, o tamanho do conector e a integração geral.

Para interfaces de host OSFP que ainda usam um projeto de 8 canais, a especificação 1.6TAUI-8 oferece um caminho de evolução gradual sem aumentar o número de canais—ultrapassando diretamente o limiar de largura de banda de 1.6T enquanto mantém a densidade física de 8 canais.

Como o PAM4 de 8×200 Gbps alcança 1,6T?

O modo 1.6TAUI-8 definido pela OSFP MSA usa 8 pares de canais elétricos diferenciais, com base na modulação de sinal 224G-PAM4 de 106,25 GBd. Cada canal tem uma taxa nominal de 200 Gbps, e 8 canais em paralelo fornecem uma largura de banda total de 1.6 Tbps: 8 × 200 Gb/s = 1.6 Tb/s 

No nível da interface do host, o OSFP MSA prevê combinações flexíveis de mapeamento PMD, incluindo 1×1.6T, 2×800G, 4×400G e 8×200G. Vale observar que essas são definições de mapeamento no nível das especificações; o modo específico de descarregamento ou conexão direta compatível com o dispositivo em uma implantação real depende do ASIC do switch, da solução de módulo óptico, do protocolo de comunicação subjacente e da implementação específica do firmware.

A transição para SerDes de 224G mudou completamente o paradigma de escalabilidade das interconexões de 1.6T: em vez de dobrar o número de canais físicos de alta velocidade, a largura de banda de cada canal é duplicada diretamente.

Principais benefícios e desafios de engenharia do SerDes de 224G

Os benefícios arquitetônicos da transição de 112G para 224G SerDes são óbvios, mas dobrar a taxa de baud também aumenta significativamente os desafios de engenharia. O valor prático de 224G deve ser avaliado objetivamente, equilibrando os benefícios tecnológicos com os desafios de engenharia.

Maior densidade de largura de banda

Com o salto da taxa do sinal elétrico de canal único de 100 Gbps para 200 Gbps, a largura de banda agregada dobra, mantendo a interface elétrica padrão de 8 canais. Seu principal valor não está em adicionar mais portas físicas, mas em aumentar drasticamente a densidade de largura de banda por unidade de espaço. Isso é particularmente crucial para plataformas de computação de IA com restrições de espaço—dentro do tamanho de um encapsulamento de chip, do espaço no painel frontal do switch e do volume limitado do chassi, uma única interface precisa lidar com uma densidade maior de tráfego.

Número de canais reduzido pela metade, mas dificuldade de projeto elétrico drasticamente maior

Em comparação com a largura de banda equivalente obtida por meio de 16×100G, a arquitetura 8×200G requer metade dos canais físicos, aliviando o congestionamento da PCB e a pressão sobre o encapsulamento causados pelo empilhamento de trilhas. No entanto, a contrapartida é que a tolerância de engenharia de um único canal elétrico é reduzida ao extremo. A taxa de baud aumentou significativamente, o que afeta negativamente a atenuação em altas frequências. Fatores como perda de inserção, reflexão de sinal, diafonia entre canais, efeitos parasitas de vias, deformação mecânica de conectores e perda dielétrica da PCB podem ameaçar diretamente a integridade do sinal. A norma OIF CEI-224G, que especifica várias distâncias de interconexão, como chip para módulo (C2M), enfatiza a colaboração em várias camadas—a arquitetura SerDes, as trilhas de alta frequência, a seleção de conectores e o encapsulamento de chips devem ser refinados como um processo de engenharia em nível de sistema.

Desafios de potência por bit e dissipação de calor

Basicamente, se você conseguir dobrar a taxa por canal, deverá ser possível reduzir a energia por bit (pJ/bit), porque obterá o dobro da largura de banda com menos canais físicos. Mas isso não significa automaticamente que o módulo óptico ou todo o sistema consumirá menos energia. O consumo de energia depende da complexidade do circuito analógico de entrada do SerDes e dos algoritmos de DSP, da eficiência dos componentes ópticos e do custo da compensação das perdas no enlace. Os desafios de dissipação de calor decorrentes do alto consumo de energia também são uma grande preocupação. Com o aumento drástico da densidade de calor por unidade de volume, a dissipação passiva de calor apenas pela carcaça do módulo óptico é insuficiente; o projeto do dissipador de calor do módulo, a otimização do fluxo de ar do chassi do switch e a capacidade geral de dissipação de calor do sistema devem ser considerados em conjunto.

A integridade do sinal, os algoritmos de equalização e o FEC estão todos interligados. A taxa do sinal elétrico dobra, o que reduz diretamente a margem do diagrama de olho, e as perdas de alta frequência distorcem severamente o sinal PAM4, que originalmente era nítido. Para compensar as imperfeições do canal, os sistemas 224G precisam contar com algoritmos de equalização mais agressivos e recursos de reparo de sinal por DSP nas extremidades do transmissor (Tx) e do receptor (Rx); nas camadas de protocolo e enlace, também é necessário um mecanismo de correção de erros direta (FEC) mais robusto para garantir a taxa de erro de bits desejada. O grupo de trabalho IEEE P802.3dj está definindo atualmente as especificações 200G, 400G, 800G e 1.6T, com foco principal em uma interface elétrica de 200 Gbps por canal. Isso mostra que o SerDes 224G é mais do que apenas uma substituição para um chip de interface; é uma atualização completa que inclui SerDes, roteamento de PCB, conectores, DSP, FEC, encapsulamento óptico e projeto térmico.

Implementação de SerDes de 224G em módulos ópticos de 1,6T

O mapeamento de SerDes de nível 224G para uma arquitetura específica de módulo óptico de 1.6T revela com mais clareza seu valor de engenharia. Na implementação real, embora os sistemas subjacentes sejam todos baseados em 8 interfaces elétricas 200G-PAM4 para operar com largura de banda agregada total de 1.6T, há uma clara divergência no caminho de implementação do lado óptico: o DR8 depende de tecnologia de fibra paralela, enquanto o 2×FR4 adota uma arquitetura de multiplexação por divisão de comprimento de onda de 4 canais e caminho duplo (CWDM).

1.6T DR8 (Solução monomodo paralela): Ele usa um pacote OSFP de porta dupla (2×800G) e, dentro dele, há dois links ópticos paralelos 200G-PAM4 independentes de 4 canais, cada um iniciado por uma interface Dual MPO-12/APC. Isso permite um alcance de transmissão de até 500 metros por fibra monomodo. Essa arquitetura elimina a perda de inserção e a complexidade de montagem dos componentes de multiplexação por divisão de comprimento de onda (WDM), tornando-a perfeita para conexões diretas de backbone de curta distância, de alta largura de banda e alta densidade, dentro de data centers.

1.6T 2×FR4 (Solução de multiplexação por divisão de comprimento de onda grossa): Também contando com interfaces elétricas 8×200G para fornecer uma largura de banda total de 1,6 Tbps, o lado óptico consiste em dois sublinks FR4 de 4 canais. Cada sublink multiplexa quatro sinais ópticos 200G-PAM4 em uma grade de comprimentos de onda CWDM4 com uma janela de 1310nm, transmitindo e recebendo por meio de uma interface Duplex LC padrão (Dual Duplex LC/UPC), alcançando transmissão estável em fibra monomodo por até 2 quilômetros. Em comparação com soluções paralelas de múltiplas fibras, reduz significativamente o consumo de núcleos de fibra em cenários de média a longa distância ou entre centros de dados.

Esses dois projetos típicos mostram que a mesma tecnologia de interface elétrica de canal único de 200G pode ser usada de diferentes maneiras para criar diferentes esquemas de implementação óptica: o DR8 usa paralelismo de múltiplas fibras para oferecer interconexão de alta densidade e curta distância dentro de data centers, enquanto o 2×FR4 supera as limitações de distância e reduz o uso de núcleos de fibra por meio da multiplexação por divisão de comprimento de onda. Ao planejar a rede, há alguns aspectos a considerar, como a infraestrutura específica de cabeamento em eletrodutos, os planos de divisão de portas e os detalhes dos parâmetros na ficha técnica do produto.

Conclusão

224G SerDes está estabelecendo o paradigma elétrico subjacente para redes de alta velocidade 1.6T—sua principal importância está em manter os limites físicos do sistema de interfaces elétricas de 8 canais por meio de um salto para a velocidade de 200G por canal. No entanto, transformar essa vantagem arquitetônica em capacidade computacional confiável para serviços exige uma abordagem colaborativa de engenharia em toda a cadeia, abrangendo o front-end analógico SerDes, a integridade do canal, conectores de alta densidade, algoritmos DSP/FEC, encapsulamento avançado e dissipação de calor do sistema.

Para atender às diversas necessidades de implantação de capacidade computacional, a QSFPTEK lançou soluções de módulos ópticos de 1.6T que abrangem diferentes topologias ópticas. Com configurações variadas que equilibram o alcance da transmissão, o consumo de fibra e a densidade de empacotamento, a QSFPTEK busca ajudar as equipes de arquitetura de rede a construir com eficiência uma infraestrutura de interconexão óptica altamente resiliente para clusters de computação de IA de próxima geração, protegendo ao mesmo tempo os investimentos em infraestrutura existente.