La fotonica al silicio e il CPO superano i limiti delle reti da 1.6T

La fotonica al silicio e le ottiche co-confezionate stanno ridefinendo l'infrastruttura di interconnessione dei data center AI per l'era 1.6T. Con l'espansione della scala dell'addestramento dei modelli di grandi dimensioni, la domanda di larghezza di banda ultraelevata all'interno dei cluster GPU diventa sempre più urgente. Con l'evoluzione verso gamme di frequenza più elevate, i tradizionali moduli ottici collegabili stanno raggiungendo i limiti fisici delle prestazioni termiche ed elettriche, diventando così un collo di bottiglia critico che impedisce di sfruttare appieno la potenza di calcolo. La rapida adozione commerciale delle tecnologie della fotonica al silicio e CPO è destinata a superare radicalmente la barriera dei consumi energetici per le reti di calcolo intelligente di nuova generazione.

Limiti di consumo energetico delle ottiche collegabili

I moduli ottici collegabili tradizionali hanno dominato finora le reti di elaborazione grazie alla loro flessibilità di implementazione; tuttavia, con l'aumento delle velocità dati per singola corsia a 224 Gbps PAM4, i limiti elettrici intrinseci alla loro architettura fisica tradizionale sono diventati chiaramente evidenti.

Nelle reti che utilizzano moduli ottici tradizionali, i segnali elettrici ad alta velocità devono percorrere le piste del PCB sulla scheda principale—per oltre dieci centimetri—prima di raggiungere il pannello frontale. A queste velocità, la frequenza di Nyquist del segnale raggiunge i 56 GHz; su distanze così ampie, i segnali ad alta frequenza subiscono gravi perdite per effetto pelle e perdite dielettriche, con un'attenuazione di inserzione del canale che supera spesso i 30 dB.

Per compensare la conseguente attenuazione e distorsione estreme del segnale, i moduli ottici tradizionali devono integrare chip DSP ad alte prestazioni per l'elaborazione digitale del segnale. Ciò aumenta significativamente le dimensioni fisiche e il consumo energetico del modulo. Al nodo 1.6T, il consumo energetico di un singolo modulo si avvicina a 30 W. Se uno switch core 102.4T è completamente popolato con moduli ottici 1.6T, il calore generato dalle sole interconnessioni ottiche ammonta a diversi kilowatt. Una densità di flusso termico così estrema rende insostenibili le soluzioni tradizionali di raffreddamento ad aria, mentre la configurazione delle piastre fredde e la progettazione delle tubazioni per i sistemi di raffreddamento a liquido presentano enormi sfide ingegneristiche.

Evoluzione architettonica della fotonica al silicio e del CPO

Per superare i limiti fisici imposti dal routing della scheda madre, le architetture di fotonica al silicio e di ottica co-packaged offrono una soluzione rivoluzionaria, migliorando l'integrazione dei dispositivi e riducendo la lunghezza delle interconnessioni elettriche.

I moduli ottici tradizionali si basano su assemblaggi di componenti ottici discreti, con conseguente packaging ingombrante e un'elevata perdita del segnale ottico. Al contrario, la fotonica del silicio sfrutta processi maturi dei semiconduttori CMOS per miniaturizzare e integrare altamente modulatori, rivelatori e guide d'onda passive su un singolo chip a base di silicio. Questa ristrutturazione fondamentale di materiali e processi elimina alla fonte la necessità di complessi impilamenti di componenti ottici, consentendo un'estrema miniaturizzazione dei dispositivi optoelettronici e garantendo un'elevata coerenza nella produzione di massa.

Basandosi sugli elevati livelli di integrazione raggiunti dalla fotonica al silicio, CPO riconfigura ulteriormente la topologia fisica dell'apparecchiatura. CPO utilizza una tecnologia di packaging avanzata per integrare il motore fotonico al silicio e l'ASIC di commutazione di rete su un unico substrato multi-chip. Questo design comprime drasticamente il percorso di trasmissione fisica per i segnali elettrici ad alta velocità—riducendo la distanza da oltre dieci centimetri sulla scheda madre a soli pochi millimetri all'interno del substrato. Queste interconnessioni ultra-corte riducono significativamente l'attenuazione del canale, consentendo al sistema di adottare un'architettura lineare a pilotaggio diretto a basso consumo e di eliminare fondamentalmente la dipendenza da chip DSP ad alto consumo energetico.

Efficienza energetica del sistema e densità di banda

Il passaggio da componenti discreti a soluzioni altamente integrate basate sul silicio—e da lunghe piste sul PCB a interconnessioni dirette a livello del substrato—ha ristrutturato radicalmente l'architettura sottostante, producendo vantaggi tangibili e multidimensionali per il sistema.

Il progresso più immediato è una significativa riduzione del consumo energetico per bit trasmesso. Eliminando i chip DSP ad alto consumo, l'architettura CPO riduce il consumo energetico complessivo del collegamento di comunicazione di oltre il 30%. Allo stesso tempo, la rimozione del DSP elimina la latenza computazionale intrinseca nell'elaborazione digitale del segnale. Nel contesto della comunicazione collettiva per l'addestramento distribuito su larga scala, questa capacità hardware pass-through a livello di microsecondi riduce drasticamente i tempi di attesa di sincronizzazione tra i nodi, aumentando efficacemente l'utilizzo effettivo del calcolo dei cluster GPU.

A livello di topologia, il CPO libera completamente spazio sul pannello frontale dello switch. La parte anteriore del dispositivo non deve più ospitare ingombranti alloggiamenti per moduli collegabili, mantenendo solo interfacce in fibra ottica ad alta densità e sorgenti laser esterne (ELS). Ciò consente di raggiungere una capacità di switching ultra elevata, superiore a 102.4 Tbps, in un formato 1RU; questo non solo semplifica le gerarchie di rete leaf-spine, ma riduce significativamente anche la complessità del cablaggio in fibra ottica per cluster composti da decine di migliaia di GPU.

Soluzioni QSFPTEK in fotonica al silicio da 1,6T

Durante la transizione verso le architetture CPO, i moduli collegabili ad alte prestazioni basati sulla tecnologia della fotonica al silicio rimangono la base pratica per aumentare la potenza di calcolo. Per soddisfare le esigenze dei cluster di calcolo IA su larga scala, QSFPTEK ha lanciato il 1.6T OSFP224 e la serie 800G di moduli fotonici al silicio, che utilizzano un processo a corsia singola da 224Gbps. Grazie all'impiego di chip fotonici al silicio altamente integrati, questi prodotti dual-rate riducono significativamente sia il numero di componenti discreti sia il consumo energetico operativo. Supportata da rigorosi test di integrità del segnale, l'intera linea di prodotti fotonici al silicio ad alta velocità di QSFPTEK’ garantisce un'interoperabilità stabile a basso livello con le apparecchiature di rete tradizionali, facilitando una transizione fluida dei data center verso architetture di rete di nuova generazione.

Conclusione

Per i nodi di rete operanti a 1.6T e oltre, l'approccio tradizionale di compensare l'aumento della larghezza di banda con una maggiore compensazione del segnale elettrico ha raggiunto i suoi limiti fisici. Sebbene i moduli collegabili ad alta velocità—come l'1.6T OSFP224—rispondano alle esigenze immediate di scalabilità della potenza di calcolo, la fotonica al silicio e le ottiche co-packaged rappresentano i principali percorsi per risolvere le sfide a lungo termine legate al consumo energetico delle interconnessioni. Con la continua maturazione delle tecnologie di integrazione fotonica basate sul silicio e di packaging, le reti dei data center stanno avanzando costantemente verso una nuova era di riconfigurazione dell'infrastruttura di calcolo, caratterizzata da semplicità architetturale e alta efficienza energetica.